Устройство для поиска чисел в заданном диапазоне

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК 9) (11) 151) С 06 Г 7/О ПИСАНИЕ ИЗОБРЕТЕНИЯ ТЕЛЬСТВ К АВТОРСКОМ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(54) (57) УСТРОЙСТВО ДЛЯ ПОИСКА ЧИСЕЛ В ЗАДАННОМ ДИАПАЗОНЕ, содержащее .регистр входных чисел, регистр центра ,диапазона, генератор тактовых импуль.сов,узел группировки, узел выделения такта старшей декады, блок логического анализа и элемент ИЛИ, причем вход регистра входных чисел подключен к информационному входу устройства, вход регистра центра диапазона подключен к задающему входу устройства,. выход блока логического анализа подключен к первому входу элемента ИЛИ, вход генератора тактовых импульсов подключен к входу запуска устройства, а выход - к входам узла группировки . разрядов и узла выделения такта старшей декады, о т л и ч а ю щ е е с я тем, что,с целью повышения быстродействия, устройство содержит распределитель так/товых импульсов, второй блок логического анализа, триггер и две группы элементов НЕ, при этом каждый блок логического анализа содержит группы элементов И, группы элементов ИЛИ, дешифратор нуля, сумматор, регистр, три триггера, два элемента И, злемент ИЛИ и элемент НЕ, при этом выход генератора тактовых импульсов подключен к входу распределителя тактовых импульсов, выход узла выделения такта старшей декады подключен к тактовому входу триггера, выход которого является выходом устройства, а информационный вход подключен к выходу элемента ИЛИ, второй вход которого подключен к выходу второго блока логического анализа, ныход генератора тактовых импульсов подключен к входам управления сдвигом регистра входных чисел и регистра центра диапазона, выходы младших декад которых подключены к входам элементов НЕ соответственно первой и второй групп, первые входы элементов И Е первых групп первого и второго блоков логического анализа. подключены к выходам младших декад регистра вход- Сфф ейных чисел и регистра центра диапазона соответственно, первые входы элементов Я И вторых групп первого и второго блоков логического анализа подключены к выходам элементов НЕ второй и первой групп соответственно, в каждом блоке логического анализа выходы элементов И первой и второй групп яодключены к первым входам элементов ИЛИ первой и второй групп соответственно, выходы которых подключены к входам первой и второй групп сумматора, выходы разрядов которого подключены к информационным входам регистра, выходы разрядов которого подключены к информационным входам дешифратора нуля и первым входам элементов И третьей группы, выходы которых соединены с вторыми входами элементов ИЛИ второй группы, первый выходуаспределителя тактовых импульсов соеди. нен с вторыми входами элементов И пер-)1116426 вой и второй групп, с тактовыми входами первого и второго триггеров и с первым входом элемента ИЛИ первого и второго логического анализа, второй выход распределителя тактовых импульсов соединен с вторыми входами элементов ИЛИ первой группы, вторыми входами элементов И третьей группы и первым входом, первого элемента И первого и второго блоков логического анализа, третий выход распределителя тактовых импульсов и выход узла группировки разрядов 1 подкЛйчены соответственно к первому и второму управляющим входам дешифраторов нуля первого и второго блоков логического анализа, вход запуска устройства подключен к входам обнуления первого и второго триггеров первого и второго Изобретение относится к вычисли, тельной технике и может быть использо вано в устройствах обработки цифровой радиолокационной информации,Известно устройство для поиска чисел в заданном диапазоне, содержащее регистры чисел, блоки сравнения,триггеры, регистр значений границ диапазона Г 13,Недостатки : указанного устройства 10 состоят в его сложности и низком быстродействии.Наиболее близко к предлагаемому устройство для поиска чисел в заданном диапазоне, содержащее регистры, 15 генератор тактовых сигналов, формирователи тактовых сигналов, элементы И, ИЛИ, НЕ, триггеры, дешифратор,сумматор и сдвигающий регистр 1.21Однако и данное устройство имеет 20недостаточное быстродействие.Цель изобретения - повышение быстродействия.устройства,Поставленная цель достигается тем,что в устройство для поиска чисел в 25 заданном диапазоне, содержащее регистр входных чисел, регистр центрадиапазона, генератор тактовых импупьсов, узел группировки, узел выделения такта старшей декады, блок логического анализа и элемент ИЛИ, приблоков логического анализа, при этомв каждом. блоке логического анализавыход переполнения сумматора подключен к информационным входам первого и третьего триггеров, выход первоготриггера подключен к входу переносасумматора и к входу элемента НЕ,выходкоторого соединен с первым входом второго элемента И, выход которогоявляется выходом данного блока логического анализа, а второй вход соединен с выходом второго триггера,информационный вход которого соединен свыходом дешифратора нуля, выходтретьего триггера подключен к второмувходу первого элемента И, выход которого соединен с вторым входом элемента йБ 1, выход которого подключенк управляющему входу регистра. 1 чем вход регистра входных чисел под, ключен к информационному входу устройства, вход регистра центра диапазона подключен к задающему входу устройства, выход, блока логического анализа подключен к первому входу элемента ИЛИ, вход генератора тактовыхимпульсов подключен к входу запускаустройства, а выход - к входам узлагруппировки разрядов и узла выделения такта старшей декады, введеныраспределитель тактовых импульсов,второй блок логического анализа,триггер и две группы элементов НЕ, приэтом каждый блок логического анализасодержит. группы элементов И, группыэлементов ИЛИ, дешифратор нуля, сумматор, регистр, три триггера, дваэлемента И, элемент ИПИ и элемент НЕ,при этом выход генератора тактовыхимпульсов подключен:к входу распределителя тактовых импульсов, выходузла выделения такта старшей декадыподключен 1 к тактовому входу триггера, выход которого является выходомустройства, а информационный входподключен к выходу элемента ИЛИ,вто-рой вход которого подключен к выходувторого блока логического анализа,выход генератора тактовых импульсовподключен к входам управления сдвигомрегистра входных чисел и регистра центра диапазона, выходы младших де" кад которых подключены к входам элементов НЕ соответственно первой и второй групп, первые входы элементов И первых, групп первого и второго блоков логического анализа подключены к выходам младших декад регистра входных чисел и регистра центра диапазона соотвественно, первые входы эле- О ментов И вторых групп первого и второго блоков логического анализа подключены к выходам элементов НЕ вто-.рой и первой групп соответственно,в каждом блоке логического анализа выходы элементов И первой и второй .групп подключены к первым входам элементов ИЛИ первой и второй групп соответственно, выходы которых подключены к входам первой и второй групп сум О матора, выходы разрядов которого подключены к информационным входам регистра, выходы разрядов которого подключены к информационным входам дешифратора нуля и первым входам эле ментов И третьей группы, выходы которых соединены с вторыми входами элементов ИЛИ второй группы, первый выход рапределителя тактовых импульсов соединен с вторыми входами элементов И первой и второй групп, с тактовыми входами первого и второго триггеров и с первым входом элемента ИЛИ первого и второго блоков логического анализа, второй выход распределителя тактовых импульсов соединен с вторыми входами элементов ИЛИ первой группы, вторыми входами элементов И третьей группы и первым входом первого элемента И первого и второго блоков 4 О логического анализа, третий выход распределителя тактовых импульсов и выход узла группировки разрядов подключены соответственно к первому и второму управляющим входам дешифра торов нуля первого и второго блоков логического анализа,вход запускас.устройства подключен к входам обнуления первого и второго триггеров первого и второго блоков логического 50 анализа, при этом в.каждом блоке логического анализа выход переполнения сумматора подключен к информационным входам первого и третьего триггеров,выходпервого триггера подключен, 55 к вхбду переноса сумматора и к входу элемента НЕ, выход которого соединен с первым входом второго элемента И,выход которого является выходом данного блока логического анализа, авторой вход соединен с выходом второго триггера, информационный вход которого соединен с выходом дешифрато"ра нуля, выход третьего триггера подключен к второму входу первого элемента И 1 выход которого соединен свторым входом элемента ИЛИ, выход которого подключен к управляющему входу регистра.На фиг. 1 представлена блок-схемапредлагаемого устройства для поискачисел в заданной диапазоне; на фиг.2- Гблок-схема блокалогического анализа.Устройство содержит регистр 1 входных чисел, регистр 2 центра диапазона,группы элементов НЕ 3 и 4, блоки 5 и6 логического анализа, элемент ИЛИ 7,триггер 8, генератор 9 тактовых импульсов, распределитель 10 тактовыхимпульсов, узел 11 группировки и уэелф12 выделения такта старшей декады,Блоки 5 и 6 логического анализасодержат группы элементов И 3, 14 и15, группы элементов ИПИ 16 и 17,триггеры 18 и 19, сумматор 20,триггер 21, регистр 22, дешифратор 23 нуля, элемент НЕ 24, элементы И 25 и26, элемент ИЛИ 27,Устройство имеет информационныйвход 28, задающий вход 29, вход 30запуска. Блок 5 (6) имеет входы 3137.Устройство работает следующим образом,В регистр 2 вводится двоично-деся-.тичное число А - центр диапазона, врегистр 1 вводятся поочередно двоично-.цесятичныечисла Х, подлежащие анализу.По окончании ввода в регистркаждого очередного числа на вход "Запуск" устройства подается пусковойимпульс; Этот импульс устанавливаетв исходное состояние триггеры 19 и18 блоков 5 (6) логического анализаи запускает генератор 9 тактовых им"пульсов, формирующий серию тактовыхимпульсов. число тактовых импульсовв серии соответствует количеству декад во входных двоично-десятичныхчислах. Начиная с младших декад,числа с регистров 1 и 2 начинают поступать на входы 31 и 32 блоков 5 и 6логического анализа. Нринадлежность чисел заданному, диа"назону определяется путем подекадно 1116426го вычисления, разности между входными числами Х и числом А (центром диапазона) с одновременным анализом получаемой разности, Если равность поабсолютной величине не превышает половины заданного диапазона поиска,то анализируемое число считываетсяпринадлежащим диапазону.Поскольку заранее неизвестно какоеиз чисел А или Х больше, в устройстве имеются два параллельно работающих блока 5 и 6 логического анализа.В блоке 5 производится вычитаниеХ-А, в блоке 6 вычисляется А-Х,одновременно производится анализ каждойиэ этих разностей. При вычитании последних старших декад чисел А и Х ста,новится известно какое из этих двухчисел больше, одновременно заканчивается анализ обоих значений разности, Результат анализа снимается свыхода того из блоков 5 или 6, в ко -тором производилось вычитание меньшего числа из большего,Через элемент ИЛИ 7 по импульсу уз.25ла 12 выделения такта старшей декадырезультат анализа записывается в триггер 8, где хранится до окончания анализа следующего числа Х. Выход триггера 8 является выходом устройства, 30Каждый из блоков 5 и 6 логического анализа производит подекадное вы-,читание поступающих на входы 31 и 32двоично-десятичных чисел с одновременным анализом получаемой разности. З 5Для упрощения понимания блок-схемфиг, 1 и фиг. 2 связи, по которымпроисходит передача декад параллельнымчетырехразрядным кодом, обозначены толстыми стрелками. 40СПо каждой декаде работа блоков 5,6производится в три такта. По такту Т 1 , поступающему с распределителя 10 тактовых импульсов на входы 34 блоков 5 5 и 6, открываются группы элементов И 13 и 14, через которые на параллель- ный четырехразрядный сумматор 20 поступает очередная декада вычитаемых чисел . По заднему фронту такта Т 1 прошедшему через элемент ИЛИ 27, производится запись некорректированной декады разности в четырехразрядныйрегистр 22, Одновременно устанавливаются в состояние, соответствующее сиг 55 налу на выходе переноса сумматора 20, триггер 19 переноса в следующую декаду и триггер 21 крррекции. По такту Т 1 поступающему с распре- делителя 10 тактовых импульсов на входы 35 блоков 5 и 6, осуществляется коррекция полученной декады разности, Для этого на один из входов сумматора 20 через группу элементов И 15 и группу элементов ИЛИ 7 подключается некорректированная декада разности с выхода регистра 22, а на другой вход сумматора 20 через группу элементов ИЛИ 16 подается импульс такта Т , обеспечивая тем самым существование на данном входе сумматора 20 параллельного корректирующего кода "1010" (десять).Если в это время триггер 21 коррекции дает команду на коррекцию,т.е. коррекция необходима, то элемент И 25 открыт, и по заднему фронту импульса Т , прошедшему по цепи элемент И 25, элемент.ИЛИ 27, в регистр 22 запишется коректированное значение данной декады разности.По такту Т , поступающему с распре. делителя 10 на вход 36 блоков 5 и 6, производится анализ полученной декады разности, Анализ разности чисел А и Х основан на том факте, что о величине разности можно судить по нали 11 11чию единиц в старших декадах разности. Например, если числа содержат четыре декады, а в двух старших декадах разности нет ни одной "единицы"., то разность не может превышать числа "99" (код "0000 0000 1001 1001") которое в данном случае и будет составлять половину диапазона поиска чисел при любом заданном числе А - центре диапазона, превышающем число "99". Таким образом, задача определения ,принадлежности числа диапазону сводится к проверке наличия всех нулей в старших декадах кода разности.Количество проверяемых на отсутствие "единиц" старших декад и, следовательно, величина диапазона поиска чисел определяются количеством тактов старших декад, группируемых узлом 11 группировки. По каждому из.сгруппированных тактов старших декад в момент времени Т проверяется наличие "нуля" в данной декаде. Любая "единица" в старших разрядах кода разности вызовет срабатывание триггера 18, произойдет пропадание на выходе блока анализа сигнала принадлежности диапазону.Если в момент вычитания последнейсигнал о необходимости заема из сле-, дующей декады, это будет свидетельствовать о том, что данный блок анализа производил вычитание большего числа из меньшего. В этом случае сра батывает элемент НЕ 24, закрывается элемент И 2 б, данный блок анализа отключается , результат считывается с другого блока анализа.По заднему фронту импульса старшей декады, поступающего с выхода узла 12, результат анализа записывается в триггер 8 и поступает на выход устройства.Технико-экономические преимущества предлагаемого устройства по сравнению с известными проявляются в том, что обеспечивается возмолность последовательного анализа разности в устройстве одновременно с процессом ее вычисления, эа счет чего достигается, повышение быстродействия устройства.1116426 Составитель Н.ИваноРедактор М. Келемеш ТехредЛ. Микеш ректор,Е,Сирохман 3 6930/38 Тираж 698 ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., Подпис д.4/5 ЭЗ Я ЗХ Филиал ППП "Патент", г.ужгород, ул,Проектная, 4