Устройство для логарифмирования отношения сигналов

(19) (11) ОП ЕТЕ ИЗ ВИДЕТЕЛЬСТВ СКОМ тва в УДАРСТВЕННЫЙ КОМИТЕТ СССР ДЕЛАМ ИЗОБРЕТЕНИЙ И ОП 1 РЫТ(71) Специальное конструкторско- технологическое бюро специальной электроники и аналитического приборостроения Сибирского отделения АН СССР и Институт ядерной физики Сибирского отделения АН СССР (53) 68 1.335 (088.8)(54)(57) 1. УСТРОЙСТВО ДЛЯ ЛОГАРИфМИРОВАНИЯ ОТНОШЕНИЯ СИГНАЛОВ, содержащее операционный усилитель, междуинвертирующим входом и выходом которого включен интегрирующий конденсатор, к инвертирующему входуоперационного усилителя подключенпервый вывод масштабного резистора,второй вывод которого через первый ключ подключен к выходу источника опорного напряжения,.выходоперационного усилителя подключен кпервому входу компаратора, генера-тор импульсов, реверсивный счетчик, блок синхронизации, первыйвыход которого подключен к управляющему входу первого ключа, о тл и ч а ю щ е е с я тем, что, сцелью повышения точности в работе(511 С 06 С 7/24, С 06 С 7 в условиях помех и получения результата преобразования в цифре,в него введены второй, третий, четвертый, пятый, шестой и седьмой ключи, делитель напряжения, схемавыделения сигнала ошибки, первый ивторой запоминающие элементы и дополнительный счетчик, причем первые выводы второго, третьего и четвертого ключей соединены с вторымвыводом масштабного резистора,вторые выводы второго и третьегоключей являются соответственно первым и вторым входами устройства,второй вывод четвертого ключа подключен к выходу операционного усилителя, между инвертирующим входом ивыходом операционного, усилителявключен пятый ключ, к выходу операционного усилителя подключенывход делителя напряжения и первыйвывод шестого ключа, к выходу делителя напряжения подключен первыйвывод седьмого ключа, вторые выводышестого и седьмого ключей подключенык входу первого запоминающего элемента, выход которого соединен с вторымвходом компаратора, выход которогоподключен к первому входу схемы выделения сигнала ошибки и к управляющему входу реверсивного счетчика, ктактовому входу которого подключен выход генератора импульсов, выход схемывцделения сигнала ошибки через второйзапоминающий элемент соединен с управляющим входом генератора импульсоввыход которого подключен к тактовомуходу дополнительного счетчика, выход которого соединен с вторым входомсхемы выделения сигнала ошибки, выход реверсивного счетчика подключен11 к входу блока синхронизации, соответствующие выходы которого соединены с управляющими входами ключей и первого запоминающего элемента, с третьим входом схемы выделения сигнала ошибки и с управляющим входом дополнительного счетчика, дополнительный выход блока синхронизации подключен к управляющему входу реверсивного счетчика, выходы реверсивного счетчика являются цифровым выходом устройства.2. Устройство но п.1, о т л ич а ю щ е е с я тем, что, о целью повышения помехозащищенности, в него введен сдвигающий регистр, входы 12374которого соединены с выходами реверсивного счетчика, соответствующийвыход блока синхронизации подключенк управляющему входу сдвигающего регистра, выходы которого являютсяцифровым выходом устройства.3. Устройство ло пп. 1 и 2, о тл и ч а ю щ е е с я тем, что, сцелью расширения диапазона входныхсигналов, в него введен триггер знака, один вход которого подключен квыходу компаратора, а другой входсоединен с соответствующим выходомблока синхронизации, выход триггеразнака подключен к соответствующемувходу блока синхронизации.Изобретение относится к устройствам преобразования отношения сигналов по логарифмическому закону и может быть использовано в аналоговых вычислительных машинах. 5Известно устройство для логарифмирования отношения сигналов, содержащее генераторы экспоненциальных напряжений, компарйтор, запоминающее устройство, счетчик, генератор им О пульсов и блок управления Я .Однако устройство имеет низкую помехозащищенность, малый диапазон изменения входных сигналов, низкую точность работы.15Наиболее близким к предложенному является устройство для логарифмирования отношения сигналов, содержащее операционный усилитель, между ин 20 вертирующим входом и выходом которого включен интегрирующий конденсатор, к инвертирующему входу операционного усилителя подключен первый вывод первого масштабного резистора, второйс 5 вывод которого соединен с выходом ключа, вход которого подключен к выходу источника напряжения, выход операционного усилителя подключен к входу компаратора, выход которого подключен к входу генератора имуль- З 0 сов, выход которого соединен через второй масштабный резистор с инвертирующим входом операционного усилителя, выход блока синхронизации подключен к управляющему входу ключаи к первому входу элемента И, второйвход которого соединен с выходомгенератора импульсов, выход элемента И подключен к входу счетчика,выходы которого являются цифровымвыходом устройства, второй входкомпаратора подключен к выходу источника опорного напряжения 21.Однако известное устройство характеризуется низкой помехозащищенностью, имеет малый диапазон отношения сигналов и обладает низкойточностью работы,Целью изобретения является повыше ние точности в работе в условиях помех и получение результата преобразования в цифре, а также повышениепомехоэащищенности и расширение диапазона входных сигналов.Поставленная цель достигаетсятем, что в устройство для логарифмирования отношения сигналов, содержащее операционный усилитель, междуинвертирующим входом и выходом которого включен интегрирующий конденсатор, к инвертирующему входуоперационного усилителя подключенпервый вывод масштабного резистора,второй вывод которого через первыйключ подключен к выходу источникаопорного напряжения, выход операционного усилителя подключен к первому входу компаратора, генераторнапряжение источника 1опорного напряжения,К и С - сопротивление и емкостьсоответственно масштабного резистора 19 иинтегрирующего конденсатора 3.В момент 12 (фиг.2) первый запоминающий элемент 13 переводится в режим хранения, на его выходе фиксируется напряжение где А - коэффициент передачи делителя 11 напряжения.Одновременно с этим размыкается первый ключ 4, замыкается четвертый ключ 7, обеспечивающий разряд интегрирующего конденсатора 3 по экспоненциальному закону, и включается на вычитание дополнительный счетчик 17, имеющий цифровую уставку пропорциональную логарифмуУ5 коэффициента передачи делителя, 11 напряжения.Момент времени с 3 (фиг.2) определяется компаратором 12, когда напряжение на выходе операционного усилителя 2 сравнивается с напряже- З 0 нием на первом запоминающем элементе 13. Интервал времени - равен е -с = -КСЕп А,. (3) З 5 3 2 К моменту времени С 3 (фиг.2) дополнительный счетчик 17 подсчитывает количество импульсов где К - постоянная,Время счета от числа (4) до нуля45равно где Т - период следования импульсов50генератора 20.Схема 5 выделения сигнала ошибки сравнивает времена по выражениям (3) и (5), полученную разность преобразует в напряжение и через второй запоминающийэлемент 14 подает сиг 55 нал на управляющий вход генератора 20 импульсов. Частота его меняется так, чтобы разность уменьшалась. После нескольких циклов автоподстройки времена сравниваются-ТК 8 п А = -Кс Сп А (6)и Таким образом, результатом калибровки является сохранение постоян"ства отношения параметров, согласновыражению (7), при воздействии дестабилизирующих факторов.В интервале 1-с 4 для обнуленияинтегрирующего конденсатора 3 замкнут пятый ключ 8, Далее в интервале 14 -С (фиг,2) интегрируетсясигнал с второго входа 22, замкнутшестой ключ 9, первый запоминающийэлемент 13 находится в режиме слежения. В момент с 5 (фиг.2) первый запоминающий элемент переводится в режим хранения,В интервале й 5-Сб (фиг.2) интегрирующий конденсатор 3 снова обнуляется замыканием пятого ключа 8, аво время .- интегрируется сигналс первого входа 21. В момент с 7(фиг.2) включается четвертый ключ 7и интегрирующий конденсатор 3 разряжается через масштабный резистор 19.Компаратор 12 определяет время, когданапряжение на выходе операционногоусилителя 2 сравнивается с запомненным напряжением, пропорциональным напряжению с второго входа 22.Время с 8-с (фиг.2) равно0,1 -1 =1 =-йеп - ,8 г х О где 01 - напряжение на втором входе 22;О - напряжение на первом вхо 2де 21.Реверсивный счетчик 1 б в течение времени по выражению (8) ведет подсчет тактовых импульсов. К моменту с 9 (фиг.2) количество импульсов равно О,- =- - Ь -Х Т т ОВ интервале 8-г 9 (фиг.2) интегрирующий конденсатор 3 снова обнуляется замыканием пятого ключа 8.. 4/5 ППП "Патент", г. Ужгород, ул. Проектная Враж 69 ВНИИПИ Государств по делам изобр 3035, Москва, ЖПодписи омитета СССР открытий ая наб., д