Устройство для синусно-косинусного преобразования кода в напяжение

.09) р С 06 С 7/22 ЕНИ в ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ОПИСАНИЕ ИЗОБ Н АВТОРСКОМУ СВИДЕТЕЛЬ(72) В.В. Мясников и С.А. Илюшин (71) Московский ордена Ленина и ордена Октябрьской Революции авиационный институт им. Серго Орджоникидзе (53) 681,3(088.8)(56) 1. "Е 1 есйгопИсз", 1975, 48, 920, 104-1052. Вычислительная техника., Справочник под ред, Г. Хаски и Г.Кориа. Т.1, "Энергия",:1964,с.553(прототип); (54)(57) 1, УСТРОЙСТВО ДЛЯ СИНУСНОКОСИНУСНОГО ПРЕОБРАЗОВАНИЯ КОДАВ НАПРЯЖЕНИЕ, содержащее первый, второй третий и четвертый аналоговые запоминающие блоки, выход второго из которых соединен с первыми входами первого и третьего аналоговых запоми-. нающих блоков, и распределитель импульсов, первый выход .которого соединен с управляющими входами первого и третьего аналоговых запоминающих блоков 1 а второй выход - с управляющими входами второго и четвертого аналоговых запоминающих блоков, о тл и ч а ю щ е е с я тем, что, с целью расширения области применения путем одновременного формирования инвертированных и неинвертированных значений синусной и косинусной функ" ций и изменения амплитуды формируемых функций в широком диапазоне, оно содержит преобразователь кода в напряжение и два переключателя, при этом вход второго аналогового запоминающего блока через первый переключатель соединен с выходом первого аналогового запоминающего блока и с выходом преобразователя кода в напряжение,вход четвертого аналогового запоминающего блока через второй переключатель соединен с выходом третьего аналогового запоминающего блока и с шиной нулевого потенциала, выход третьего аналогового запоминающего блока соединен с вторым входом первого аналогового запоминающего блока, вымод четвертого аналогового запомне нающего блока соединен с вторым входом третьего аналогового запоминающего блока, информационный вход преобразователя кода в напряжение соединен с шиной задания кода амплитуды устройства, а его синхронизирующий вход - с третьим выходом расе пределителя импульсов, четвертыйыход которого соединен с управляющими входами первого и второго пере- ключателей, вход начальной установки распределителя импульсов соединен с шиной задания аргумента устройства.2. Устройство по .1, о т л и - ч а ю щ е е е я тем, что, аналоговый запоминающий блок содержит операционный усилитель, между выходом и инвертирующим входом которого включен запоминающий конденсатор, входные масштабирующие резисторы по числу входов блока, первые выводы которых соединены с соответствующими входами блока, вторые выводы объединены и через ключ соединены с инвертирую, щим входом операционного усилителя, между выходом которого и вторым выводом входного масштабирующего резистора включен масштабирующий резистор обратной связи, выход операционного усилителя является выходом блока, управляющий вход ключа является уп равляющим входом блока.588 1руя на выходе квантованное синусоидальное или косинусоидальное напрягжение в зависимости от начальныхусловий 2 3.Недостатком прототипа является.ограниченная область применения,поскольку он не может формироватьодновременно синусоидальное и косинусоидальное напряжения, а также менять в широком диапазоне амплитудуформируемых сигналов.Цель изобретения - расширениеобласти применения путем одновременного формирования инвертированныхи неинвертированных значений синусной и косинусной функций и изме"нения амплитуды формируемых функций в широком диапазоне.Указанная цель достигается тем, что устройство дяя синусно-косинус- ного преобразования кода в напряжение, содержащее первый, второй, третий и четвертый аналоговые запоминающие блоки, выход второго из которых соединен с первыми входами первого и третьего аналоговых запоминающих блоков, и распределитель импульсов, первый выход которого соединен с управляющими входами первого и третьего аналоговых запоминающих блоков, а второй выход - с управляющими входами второго и четвертого аналоговых запоминающих блоков, содержит преобразователь кода в.напряжение и два переключателя, при этом вход второгоаналогового запоминающего блока через первый переключатель соединен с выходом первого аналогового запоминающего блока и с выходом преобразователя кода в напряжение, входчетвертого аналогового запоминающего блока через второй переклю- . чатель соединен с выходом третьего аналогового запоминающего блока и с шиной нулевого потенциала, выход третьего аналогового запоминающего блока соединен с вторым входом первого аналогового запоминающего блока, выход четвертого аналогового запоминающего блока соединен с вторым вхойдом третьего аналогового запоминаю- щего блока, информационный вход преобразователя кода в напряжение соединен с.шиной .задания кода амплитудыустройства, а его синхронизирующийвход - с третьим выходом распределителя импульсов, четвертый выход которого соединен с управляющими входамипервого и второго переключателей,55 1 1089Изобретение относится к вычислительной технике и может быть использовано в аналого-цифровых вычислительньж и управляющих системах и устройствах.5Известно устройство формированиядискретных выборок синусоидальногосигнала, содержащее блок упРавления,выходы которого через комбинационный преобразователь кодов связаныс входами аналогового коммутатора,который коммутирует токи, задаваемыерезистивной матрицей, выход мультиплексора соединен с входами выходногооперационного усилителя, осуществляющего суммирование токов и ихпреобразование в выходное напряжение 1 .Недостатком известного устройства является большая сложность, обусловленная наличием кодового преобра"зователя и необхоцимостью Формирования в отдельности каждой выборкисинусоидального напряжения, что прибольшом количестве выборок требуетмногоступенчатого аналогового коммутатора и большого количества прецизионных резисторов с широким диапазономноминалов.Для данного устройства также харак"30терно ограничение по точности, Крометого, оно имеет ограниченные функциональные возможности, так как осуществляет формирование только одного, Функционального сигнала, в то времякак в ряде приложений спектральногоанализа необходимо формировать гармонические функции с дискретными фазами и широким диапазоном амплитуд.Наиболее близким по техническойсущности является устройство для си 40нусно-косинусного преобразования ко. да (импульсной последовательности)в напряжение, содержащее четыре аналоговых запоминающих блока, соединенных последовательно, и инвертор,причем входы первого блока соединеныс выходом второго блока и выходоминвертора, а выход четвертого блокасоединен с входом инвертора. Управляющие входы первого и третьего аналоговьж запоминающих блоков подключены к первому выходу распределителя импульсов, а управляющие входывторого и четвертого входов - к второму выходу распределителя импульсов. Указанные пары поочередно переводятся из режима запоминания в режим интегрирования и обратно, Форми-0,926 0,383 0111 Ф5М = Е, 9(п(6 И; М = Е со 15(аУ .и А11Таким образом, проводя последовательно запись-перезапись сформированных согласно приведенным соотно 5шениям сигналов на входах и выходаханалоговых запоминающих блоков, получаем последовательность выборок,значения которых определяются кодомамплитуды и синусно-косинусной функцией текущего кода аргумента. Послезавершения и тактов на выходе уст.ройства устанавливаются напряжения,значения которых представляют собойсинусно-косинусную функцию от количества тактов, те. от кода аргумента.П р и м е р. Пусть задано количество разрядов кодов аргумента Кд =4 и амплитуды Кд =4. Тогда кванткода аргумента равен И=2 Т(/2:Т 8,а коэффициенты по соответствующимвходам суммирующих аналоговых запоминающих устройств равныК=СОИ(Р(8 = 0,92 Ь;К=51 п(Т/81= О,383;25К 12 2К:К,+: 1,ОМ; К 22- - -О,+ЦК1При диапазоне изменения амплитуды0-4 В и двоичном коде амплитуды0100 получаем значение амплитуды зоЕ=1 В.Напряжения на выходе устройствакак функция кода аргумента для приведенных исходных данных сведеныв таблицу (инвертированные значенияне приводятся),Продолжение таблицы 1 -ТТаким образом, предлагаемый синусно-косинусный преобразователь кода в напряжение позволяет сформировать четыре аналоговых сигнала, соответствующих гармонической Функции, сдвинутой на четверть периода.Устройство содержит четыре операционных усилителя, одну интегральную схему линейного цифроаналогового преобразователя, два аналоговых ключа и несложную логическую схему управления. 1По сравнению с преобразователем,основанным на считывании постояннымзапоминающим устройством последовательных значений кода функции ипреобразовании их в аналоговую Формус помощью цифроаналогового преобразователя, следует отметить существенно более простую реализацию предлагаемого устройства.Предлагаемое устройство является более простым и по отношению к синусно-косинусному цифроаналоговомупреобразователю, содержащему опера"ционные усилители, цифровой управляемый резистор и масштабирующие резисторы. Очевидно, что при и -разрядном коде аргумента обьем оборудования известного устройства про"ипорционален 2 , в то время как впредлагаемом устройстве минимальныеаппаратные затраты не зависят отразрядности входного кода,дписное 4/ илиал ППП "Патент", г. Ужгород, ул, Проектная,аказ 2936/46 ВНИИПИ Го по делам 113035, МТираж ударственно изобретени сква, Ж, 99 комитета СССи открытийаушская наб.,