Интегральная схема (ее варианты)

-21 Бюл, У 14учаревски (США)ейшн (США)8.8)США Р 3636385,О, 1972.ША В 4130988,О, 1978 (прототАЯ СХЕМА (ЕЕ В ип) . АРИАН ная схе держашину,и ан я, входную огический бло щий два входа водимости межд вход, причем с осу ни- ноГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР 10 ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ ОПИСАНИЕ(57) 1. Интегралщая две шины пифункциональныйтранзистор, именовным типом прми и управляющи тенциал между управляющим входом и одним из входов транзистора управляет его проводимостью, вход функционального логического блока соединен со входной шиной и с первым входом транзистора, второй вход которого соединен с первой шиной питания,о тл и ч а ю щ а я с я тем, что, с целью уменьшения потребления мщности, в нее введены блок управления и блок формирования импульса при включении питания, первый и второй входы питания которых соединены соответственно с первой и второй шинами питания, выход блока формирования импульса при включении питания 8Й соединен с первым входом блока управления, второй вход и выход которого соединены соответственно со входной шиной и с управляющим входом транзистора,1087092 2. Схема по п,1, о т л и ч а ющ а я с я тем, что блок управления содержит элемент И-НЕ, первый и второй входы питания которого соединены соответственно с первым и вторым входами питания блока управления, первый, второй входы и выход которого соединены соответстве.нно с первым, вторым входами и выходом элемента И-НЕ.3. Схема по п.1, о т л и ч а ющ а я с я тем, что блок формирования импульса при включении источника питания содержит резистор и конденсатор, первая обкладка которого соединена с первым входом питания блока формирования импульса при ,включении питания, выход которого соединен со второй обкладкой конденсатора и с первым выводом резистора, второй вывод которого соединен со вторым входом питания блока формирования импульса при включении питания,4. Схема по п.1, о т л и ч а ющ а я с я тем, что в качестве транзистора используется полевой транзистор.5. Интегральная схема, содержащая общую шину, входную шину, функциональный логический блок и транзистор, имеющий два выхода с основным типом проводимости между ними и управляющий вход, причем потенциал между управляющим входом и одним из входов ную шину потенциала питания черездиод течет относительно большой ток,что приводит к увеличению потребляе 1мой мощностие5 Известна интегральная схема, содержащая две шины питания, входнуюшину, функциональный логический блоки транзистор, имеющий два входа сосновным типом проводимости между ни О ми,и управляющий вход, причем потенциал между управляющим входом и одним из входов транзистора управляетего проводимостью, вход функционального логического блока соединен со 15 входной шиной и с первым входом транзистора, второй вход которого соеди 1Изобретение относится к интегральной схемотехнике и служит для установления потенциала на несоединенныхвходных клемах больших интегральныхсхем на полевых транзисторах,Известна интегральная схема,содержащая входную шину, общую шину,функциональный логический блок, резистор и полевой транзистор, диод.В известном устройстве для защитывхода функционального логическогоблока от статического электричестваслужит диод, включенный между входнойи общей шинами 13Недостатком известного устройстваявляется то, что при подаче на входтранзистора управляет его проводимостью, о т л и ч а ю щ а я с я тем, что с целью уменьшения потребления мощности, в нее введены два резистора, блок управления и блок формирования импульса при включении питания, выход которого соединен с первым входом блока управления, второй вход которого соединен со входной шиной и соединен через первый резистор с первым входом транзистора, второй вход которого соединен через второй резистор с общей шиной, вход управления транзистора соединен с первым выходом блока управления,второй выход которого соединен со входом функционального логического блока.6. Схема по п.5, о т л и ч а,ющ а я с я тем, что блок управления содержит два элемента НЕ и элемент И-НЕ, первый вход которого соединен со вторым входом блока управления, первый вход которого соединен через первый элемент НЕ со вторым входом элемента И-НЕ, выход которого соединен с первым выходом блока управления и со входом второго элемента НЕ, выход которого соединен со вторым выходом блока управления. 7. Схема по п.5, о т л и ч а ющ а я с я тем, что в качестве транзистора использован полевой транзистор.35 3 10870 нен с первой шиной питания, управляющий вход транзистора соединен со входной шиной.В известном устройстве наличие транзистора на входе функционально 5 го логического Г" ка обеспечивает относительно высокую входную проводимость входа функционального логического блока и служит для исключения инициализации входа функциональ О ного логического блока при воздействии случайных статистических заря" дов, поэтому в случае отсутствия нужды в инициализации входа функцио" нального логического блока (т.е. в отсутствие нужды в реализации одной из многих функциональных возможностей устройства) вход может быть оставлен "плавающим"23.Недостатком известного устройства является то, что в случае, когда требуется инициализировать вход функционального логического блока, т.е. при соединении входной шины со второй шиной питания, через транзистор течет относительно большой ток, который может составить существенную часть от тока потребления функционального логического блока, при этом соответственно увеличивается мощность потребления.Такое состояние является особенно нежелательным там, где питаниеподается от источника питания смалой емкостью, например от батареидля питания часов, калькуляторови т.д,Цель изобретения - уменьшениепотребляемой мощности.Для достижения поставленнойцели в интегральную схему, содержащую две шины питания, входную шину,функциональный логический блок итранзистор, имеющий два входа с основным типом проводимости между ними 45и управляющий вход, причем потенциалмежду управляющим входом и одним извходов транзистора управляет егопроводимостью, вход функциональногологического блока соединен со входной шиной и с первым входом транзистора, второй вход которого соединенс первой шиной питания, введеныблок управления и блок формированияимпульса при включении питания,55первый и второй входы питания которыхсоединены соответственно с первой ивторой шинами питания, выход блока 92 4формирования импульса при включении питания соединен с первым входом блока управления, второй вход и выход которого соединены соответственно со входной шиной и с управляющим входом транзистора.В интегральной схеме блок управления содержит элемент И-НЕ,первый и второй входы питания которого соединены соответственно с первым и вторым входами питания блока управления, первый, второй входы и выход которого соединены соответственно с первым, вторым входами и выходом элемента И-НЕ.В интегральной схеме блок формирования импульса при включении источника питания содержит резистор и конденсатор, первая обкладка которого соединена с первым входом питания блока формирования импульса при включении питания, выход которого соединен со второй обкладкой конденсатора и с первым выводом резистора, второй вывод которого соединен со вторым входом питания блока формирования импульса при включении питания.В интегральной схеме в качестве транзистора используется полевой транзистор.В интегральную схему, содержащую общую шину, входную шину, функциональный логический блок и транзистор, имеющий два выхода с основным типом проводимости между ними и управляющий вход, причем потенциал между управляющим входом и одним из входов транзистора управляет его проводимостью, введены два резистора, блок управления и блок формирования импульса при включении питания, выход которого соединен с первым входом блока управления, второй вход которого соединен со входной шиной и соединен через первый резистор с первым входом транзистора, второй вход которого соединен через второй резистор с общей шиной, вход управления транзистора соединен с первым выходом блока управления, второй выход которого соединен со входом функционального логического блока. В интегральной схеме блок управления содержит два элемента НЕ и элемент И-НЕ, первый вход которого соединен со вторым входом блока уп1087092 15 равления, первый вход которого соединен через первый элемент НЕ совторым входом элемента И-НЕ, выходкоторого соецинен с первым выходомблока управления и со входом второгоэлемента НЕ, выход которого соединен со вторым выходом блока управления.В интегральной схеме в качестветранзистора использован полевой 10транзистор.На фиг, 1 приведена схема первого варианта интегральной схемы;на фиг,2 - то же, второй вариантинтегральной схемы.Схема содержит входную шину 1,шины 2,3 питания, Функциональныйлогический блок 4, блок 5 управления;блок б формирования импульсов привключении питания, транзистор 7, 20элемент 8 И-НЕ, резистор 9 и конденсатор 10, входы 5-1, 5-2 питанияблока 5 управления, входы 6-1, 6-2питания блока 6 Формирования импульса нри включении питания. 25На фиг,2 обозначено: входная шина 11 общая шина 12, резисторы 13,14, транзистор 15, блок 16 Формирования импульса при включении питания,блок 17 управления, Функциональныйлогический блок 18, элементы 19,20 НЕ и элемент 21 И-НЕ.На фиг, 1 входная шина 1 соединена со входом функционального логического блока 4, с первым входомблока 5 управления и с первым входомтранзистора 7, второй вход которогосоединен с шиной 2 питания, со входами 5-2, 6-2 питания соответственноблока 5 управления и блока 6 Формирования импульса при включении пи"тания, вход 6-1 питания которогосоединен с шиной 3 питания и со входом 5-1 питания блока 5 управления,второй вход и выход которого соедиены соответственно с выходом блока 6 формирования импульса при включении питания и с управляющим входомтранзистора 7. Выход, первый и второй входы бло 50 ка 5 управления соединены соответственно с выходом первым и вторым входом элемента 8 И-НЕ, первый и вто" рой входы питания которого соединенысг соответственно со входами питания 5-2, 5-1 блока 5 управления,Вход 6-2 питания блока 6 Формиро,вания импульса при включении питания соединен через конденсаторс выходом блока 6 формирования импульса при включении питания, выходкоторого соединен через резистор 9со входом 6-1 питания блока б формирования импульса при включениипитания,На фиг.2 входная шина 11 соединена с первым входом блока 17 управления и соединена через резистор 13с первым входом транзистора 15,второй вход которого соединен черезрезистор с общей шиной 12, выход блока 16 формирования импульса привключении питания соединен со вторымвходом блока 17 управления, первыйи второй выходы которого соединенысоответственно со входом управлениятранзистора 15 и со входом функционального логического блока 18,Первый вход блока,17 управлениясоединен с первым входом элемента21 И-НЕ,второй вход которого соединенс выходом элемента 19 НЕ, вход которого соединен со вторым входом блока17 управления, первый выход которогосоединен с выходом элемента 21 И-НЕи со входом элемента 20 НЕ, выходкоторого соединен со вторым выходомблока 17 управления. Устройство на фиг,1 привязывает входную шину 1 к потенциалу шины 2 в случае, когда на входную щину 1 ничего не подается и предотвращает потерю шунтирующего тока через транзистор 7 в случае, когда входная шина соединяется с шиной 3. Когда вход стока транзистора 7 соединен со входной шиной 1, а вход истока - с шиной 2, то транзистор 7 селективю уста" навливается в состояние проводимости, определяемое потенциалом на шине 1,Элемент 8 И-НЕ обеспечивает полу"чение логического "выходного" потенциала, достаточного для перевода транзистора 7 в проводящее состояние всякий раз, когда потенциал на любом входе элемента 8 И-НЕ имеет логический "низкий" уровень, который близок потенциалу на шине 2, Положительная обратная связь, получаемая за счет соединений транзистора 7 и элемента 8 И-НЕ,удерживает потенциал на шине 1 в области близкой к потенциалу на шине 2, что поддерживает в неактивном состоянии функциональный логический блок 4.Потенциал на выходе элемента8 И-НЕ колеблется по существу междупотенциалом шины 3 и потенциалом шины 2 соответствующим логическим "высокомуи низкому" состояниям, 5соответственно, Приложение логического "высокого" потенциала к управляющему входу (затвору) транзистора7 переводят последний в нелинейнуюобласть работы, в которой разность 1 Опотенциалов области сток-исток приближается к нулю, что прйводит к отсутствию протекания тока между стоком и истоком транзистора 7.Таким образом, если не прикладывать никакого положительного потенциала к шине 1, то транзистор 7привязывает потенциал шины 1 к потенциалу шины 2, что позволяет получить большую определенность того, 20что функциональный логический блок .4 не будет активизирован при воздействии например, статического электричества,Блок б, содержащий резистор 9 и 25конденсатор 10, служит для того,чтобы после появления напряженияЧрТ 1 на шине 3 элемент 8 И-НЕ пребывал в течение некоторого временив состоянии с "высоким" выходным 30потенциалом. Технический элемент И-НЕ переходит из выходного состояния с "высоким уровнем в выходное состояние с "низким" уровнем по изменении входного потенциала на величину большую,чем половина потенциала питания, или Ч 1 Т (2, Если до появления потенциала Ч Т на шине 3 конденсатор 10 разряжен, то при появлении потенциала ЧТ конденсатор.10 начинает заряжаться и приблизительно через время, равное 0,7 КС, где Й и С номиналы резистора и конденсатора соответственно, потенциал на соответствующем входе элемента 8 И-НЕ достигает значенияПоэтому пос 2ле прикладывания на шину 3 потенциала ЧТ 1 Т 1 на выходе элемента 8 И-НЕ присутствует "высокий" логический уровень в течение времени равного 0,7 КС, В течение этого же времени включается транзистор 7 и потенциал шины 1, если она была "плавающей", подтягивается к интегратору шины 2.Когда потенциал на шине 1 умень" шается до логического "низкого" уров 35405055 ня, то транзистор 7 и элемент 8 "захватывайтся" положительной обратной связью, как это ранее упоминалось, и подтягивание потенциала шины 1 к потенциалу шины 2 происходит до тех пор, пока не будет приложен положительный потенциал к шине 1.В другом случае, когда на входную шину 1 подается потенциал УБр и прикладывается питание к шине 2, элемент 8 И-НЕ снова вырабатывает на своем выходе импульс "высокого логического уровня, чтобы заставить транзистор 7 проводить импеданс области сток-исток транзистора 7, когда он находится в проводящем состоянии, является достаточно высоким,что приводит к тому, что потенциал шины 1 не вытягивается из области "высокоиго логического уровня. После времени равного 0,7 КС уровень логического сигнала на выходе элемента 8 становится "низким" и транзистор 7 выключается.Транзистор 7 пропускает ток от источника питания только в течение времени равного 0,7 КС, тем самым уменьшая мощность, потребляемую устройством. Этот эффект увеличивается при использовании элемента 8 И-НЕ, выполненного по КМОП технологии.Значения номиналов К и С должны определяться с учетом сопротивления сток-исток транзистора 7 в проводящем состоянии и с учетом паразитной емкости шины 1, лля того, чтобы в течение периола 0,7 КС обеспечивала разряд статического электричества, присутствующий на паразитной емкости шины 1, ло уровня "логического нуля через сопротивление области сток-исток открытого транзистора 7.Конкретная реализация блока б является лишь примером олного из возможных путей получения времен 11 11ного низкого логического уровня на одном иэ видов элемента 8 И-НГ при включении источника питания. Другие способы вырабатывания "низ 1кого потенцйала при включении питания могут быть использованы, н,- пример такой как инвертируемый сигнал от схемы включения питания-возврат в исходное состояние. В устройстве на фиг.2 входная шина 11 разделена со входом функционального логического блока 18, что препятствует заряду входа блок1087092 10 00/54 Тираж 862 Подписноевт , г.Ужгород, ул.Проектная, 4 ВНИИПИ Зн ал ППП "Пате 18 до уровня включения при отсутствии питания, как это может иметьместо в устройстве на фиг.1.Выходной уровень элемента 20 НЕостается "низким" до тех пор, покаина его вход не будет приложен низкий" уровень и не прикладываетсяпотенциал питания.Транзистор 15 и элемент 21 И-НЕобразуют цепь положительной об Оратной связи. Резисторы 13, 14 служат для уменьшения тока,протекающего через открытый транзистор 15 вслучае, когда на шину подан потен"циал источника питания,Блок 16 и элемент 19 НЕ служатдля получения при включении питаниявременного "нулевого" сигнала наодном из входов элемента 21 И-НЕ,выходной сигнал которого обеспечивает 20включенное состояние транзистора 15.Если первоначально на шину 11подают потенциал источника питания,то на входе блока. 18 не появляетсяпотенциала "высокого" уровня до тех 25Пор, пока на выходе блока 16 не появится "низкого" потенциала и, соответственно на выходе элемента19 НЕ - "высокого" потенциала,Следует также отметить, что вместо полевых транзисторов 7,15 могут быть использованы биполярные транзисторы, а переходной потен" циал на одном из входов элементов 8,21 И-НЕ может быть обеспечен при помощи одновибратора. Далее транзис" торы 7,15 могут быть включены соответственно между входными шинами 1, 11 и потенциалом питания для привязки потенциалов входных шин к потенциалу питания 7 р, В этом случае элементы 8,21 И-НЕ должны быть заменены элементами ИЛИ-НЕ, а в качестве транзисторов 7 и 15 должны быть применены транзисторы такого типа, которые проводят в течение периода времени, когда потенциал на их управляющих входах стремится к потенциалу соответственно 2 и 12. Таким образом, введение в устройства блоков управления и блоков формирования импульсов при включении питания позволяет существенно, по сравнению с известными устройствами, уменьшить ток потребления питания в случае подачи на входные шины потенциала источника питания.