Адаптивное регулирующее устройство

3 СОВЕТСКИХЦИАЛИСТИЧЕСНИХ УБЛИК 9) В 13/ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ ПИСАНИЕ ИЗОБ ВТОРСНОМУ СВИДЕТЕЛЬСТВ(72) В.П.Авдеев,В,И.Соловьев,Л.П.Мышляев,А.Е.Кошелев и Л.М. Учитель (71) Сибирский ордена Трудового Красного Знамени металлургический институт им. Серго Орджоникидзе (53) 62-50 (088.8)(56) 1. Гурецкий Х.,Анализ и синтез систем управления с запаздыванием. М , фМашиностроение, 1974, с .214 .2. Авторское свидетельство СССР В 699490, кл. Я 05 В 13/02, 1978 (прототип) .(54)(57) АДАПТИВНОЕ РЕГУЛИРУЮЩЕЕ УСТРОЙСТВО, содержащее первый блок задержки, последовательно включенные первый блок сравнения, фильтр низкой частоты, обратную модель объекта беэ запаздывания и второй блок сравнения, соединенный входом с выходом первого блока задержки, о т л и ч а ю. щ е е с я тем, что, с целью повышения точности регулирования, в неговведены первый и второй эадатчики, первый инвертор, первый и второй блоки памяти, первый и второй масштабируищий блоки, первыйсумматор, последовательно включенные дифференциатор, второй блок задержки, первый логический элемент И, первый таймер, третий блок памяти, третий масштабирующий блок, первый блок умножения, которой сумматор, третий блок сравнения, второй логи" ческий элемент И и переключатель, последовательно сс)единенные третий блок задержки, второй инверто, третий логический элемент И, второй таймер, четвертый блок памяти, четвертый масштабирукщий блок, второй блок умножения, третий сумматор и четвертый блок сравнения, последова.ф тельно соединенные пятый блок памяти и пятый блок сравнения, последовательно включенные шестой блоК памяти и шестой блок сравнения,.выход второго блока сравнения соединен с входом дифференциатора и с входами пятого и шестого блоков памяти, выход дифференциатора соединен с входом,третьего блока задержки, вторым входом третьего логического элемента И через первый инвертор с вторым входом первого логического элемента И, выход которого подключен к управляющим входам первого, третьего и пятого блоков памяти, выход третьего логического элемента И подключен к управлякщим входам второго, четвертого и шестого блоков памяти, выход пятого блока сравнения подключен к второму входу первого блока умножения, выход первого блока памяти соединен с вторыми входами пятого блока сравнения и второго сумматора, выход которого подключен к входу первого блока памяти, первому информационному входу переключателя и через, последовательно соединенные первый масштабирукщий блок и первый сумматор к второму информационному входу пере(лючателя, выход первого эадатчи ка соединен через третий блок сравнения с вторым входом. переключателя, выход шестого блока сравнения соединен с вторым входом второго блока умноже. ния, выход второго блока памяти соединен с вторыми входами шестого блок сравнения и третьего сумматора, выход которого подключен к входу второго блока памяти, третьему информацион ному входу переключателя и через второй масштабирукщий блок к второму входу первого сумматора, выход второго задатчика соединен через четвертый блок сравнения с вторым входом второго логического элемейта И и с третьим входом переключателя, выход которого соединен с входом первого блока задержки.блока задержки. 65 Изобретение относится к автомати ческому управлению и регулированию, в частностй к ацаптивным системам регулирования, и может быть использовано для построения систем управления техническими объектами, напри" мер сталеплавильньми агрегатами, которые содержат чистое запаздывание и подвержены влиянию неконтролируемых возмущений с существенно нестационарными статистическими свойствами.Известен регулятор с косвенным измерением возмущений, содержащий первый блок сравнения, блок задержки и последовательно включенные обратную модель объекта беэ запаздывания и второй блок сравнения, второй вход которого соединен с выходом блока задержки 1 .Недостатком данного регулятора явл яетс я низкая точ ность регулирования при наличии относительно высокочастотных возмущений.Наиболее близким к предлагаемому является регулятор, содержащий блок задержки, последовательно включенные первый блок сравнения, фильтр низкой частоты, обратную модель объекта без запаздывания, второй блок сравнения и экстраполятор,выход которого соединен через блок задержки с вторым входом второго блока сравнения. При функционировании регулятора в первом блоке сравнения из сигнала о выходной переменной объекта вычитается сигнал о ее заданном значении. Помехи измерения подавляются фильтром низкой частоты, выходной сигнал которого подается через обратную модель объекта без запаздывания на второй блок сравнения, где вычитается из задержанного на интервал времени чистого запаздывания сигнала об управлякщем воздействии. В результате получается сигнал об оценке идеаль" ного управляющего воздействия, который экстраполируется на предстоящий момент управления 2 .Известный регулятор характериэу ется низкой точностью регулирования, заключакщегося в поддержании выходной переменной в заданном диапазоне. то обусловлено тем, что управлякщее оздействие вырабатывается независимо от того, находится выходная переменная в середине заданного диапазо. на или на его границе.Цель изобретения " повышение точности регулирования. Поставленная цель достигается тем, что в адаптивное регулирующее устройство, содержащее первый блок задержки, последовательно включенные первый блок сравнения, фильтр низкой частоты, обратную модель объекта. без , запаздывания и второй блок сравнения, соединенный входом с выходом первого блока задержки,введены первый и второй. задатчики,первый инвертор, первый и второйблоки памяти, первый и второй масштабирующие блоки, первый сумматор, 5 последовательно включенные дифференциатор, второйблок задержки, первыйлогический элемент И, первый таймер,третий блок памяти, третий масштабирукщий блок, первый блок сравне ния, второй логический элемент Ии переключатель, последовательносоединенные третий блок задержки,второй инвертор, третий логическийэлемент И,.второй таймер, четвертый 15 блок памяти, четвертый масштабирующий блок, второй блок умножения,третий сумматор и четвертый блоксравнения, последовательно соединенные пятый блок памяти и пятый блок 20 сравнения, последовательно включенные шестой блок памяти и шестойблок сравнения, выход второго блокасравнения соединен .с входом дифференциатора и с входами пятого и 25 шестого блоков памяти, выход диффЕренциатора соединен с входом третьего блока задержки, вторым входомтретьего логического элемента И ичерез первый инвертор с вторым вх 6- дом первого логического элемента З 0 И, выход которого подключен К управлякщим входам первого, третьего ипятого блоков памяти, выход третьего логического элемента И подключенк управлякщим входам второго, четЗ 5 вертого и шестого блоков памяти,выход пятого блока сравнения подключен к второму входу первого блока.умножения,. выход первого блока памяти соединен свторыми входами памя-, 40 го блока сравнения и второго сумматора, выход которого подключенк входу первого блока памяти, первому информационному входу переключателя и через последовательно сое диненные первый масштабирукщий блоки первый сумматор к второму информационному входу переключателя, выход первого задатчика соединен черезтретий блок сравнения с вторым вхо дом переключателя, выход шестогоблока сравнения соединен с вторымвходом второго блока умножения, выходвторого блока памяти соединен с вто"рьзки входами шестого блока сравненияи третьего сумматора, выход котоРого подключен к входу второго блокаамяти, третьему информационномуходу переключателя и через второймасштабирукщий блок к второму входупервого сумматора, выход второго эа-,датчика соединен через четвертыйблок сравнения с вторым входом второго логического элемента И и стретьим входом переключателя, выходкоторого соединен с входом первогоОгценивание и экстраполяция веркней огибакщей(г производится по выражению где Ц(1+1) - экстраполированное домомента следукщегопоявления максимумазначение верхней очбакщей;0 (1) - значение верхней огибакщей,выявленное в текущий моментвременигТЯ) - интервал времени междумоментами появления двухпоследних максимумов Оф;постоянный коэффйциент, выбираемый таким образом,что 1 с 1 Т 40, (Твф"- мак"симально возможное значение Т 1),Из выражения (2) следует, чтооценивание и экстраполяция верхнейогибакщей осуществляется на основеэкспоненциального сглаживания,параметр сглаживания которого адаптируется в зависимости от интервалавремени между появлениями экстремуыов.Для реализадии выражения (2) выходной сигнал 08(1) первого флока 14памяти вычитаетсе иэ выходного сигнала Оз(1) пятого блока 10 памятив пятом блоке 13 сравнения. СигналТз(1) с выхода третьего блока 11 35памяти умножается в третьем масштабирукщем блоке 12 на постоянный коэф.фициент к а затем умножается.впервом блоке 15 умножения на выходной сигнал пятого блока 13 сравне Ония, Во втором сумматоре 16 суммируются сигналы с выхода первогоблока 14 памяти и первого блока 15умножения и в результате получаетсясигнал 0 (1+1) об экстраполированном 4значении верхней огибакщей, которыйподается на вход первого блока памяти и запоминается до момента. следующего появления максимумамиДля определения минимального значения", т.е. момента времени, когда его произвьдная меняет знак с- на +, на первый вход третьего логического элемента И 25 поступает задержанный на интервал времени .дс и инвертированный" выходной сигнал дифференциатора 5, а на второй фвход - непосредственно выходной сигнал дифференциатора 5. Когда обавходных сигналов третьего логического элемента И 25 положительные (моглент появления минимумами) на выходеэлемента И 25 появляется выходнойсигнал. Далее оценивание и экстрагуэляция нижней огибанюцей осуществляются также как и верхней огибакщей. 65 Для этого используются второй 29,четвертый 28 и шестой 26 блоки памя"ти, второй таймер 27, четвертый масштабирукщий блок 31, шестой блок 30сравнения, второй блок 33 умноженияи третий сумматор 34, на выходе которого получается сигналн (1+1) обэкстраполированном значении нижнейогибанщей,При выработке управлянщего воэдей"ствия выходной сигнал 4 З(1+1) второгосумматора,16 проверяется с псмсщьютретьего блока 18 сравнения на допустимое значение, задаваемое первымзадатчиком 17. Выходной сигналЦ (8+1)третьего сумматора 34 проверяетсяс помсщью четвертого блока Зб сравнения на допустимое значение, задаваемоГО вторым задатчиком 37. Еслиодин иэ этих сигналов Оз Я+1) илич (1+1) превышает допустимое значение; то на вход переключателя 22подключается тот сигнал, которыйпревысил допустимое значение. Еслиоба сигнала превысили или не превысили допустимые значения, то срабатывает второй логический элемент И21 и подает сигналИна первый входпереключателя 22)1(В(ф. +1)+ )г О и (+1), (3)где к( и к - весовые коэффициенты,причем к 4+к = 1,С целью получения сигнала 0 И)выходной сигнал второго сумматора1 б умножается в первом масштабирующем.блоке 19 на коэффициент к,( иподается на первый вход первого сумматора 20. Выходной сигнал третьегосумматора 34 умножается во второммасштабирукщем блоке 35 на коэффициент к и подается на второй входпервого сумматора 20,1Переключатель 22 функционируетследукщим образом. Если только навторой вход переключателя 22 посту"пает положительный сигнал, то первыйзамыкакщий ключ и первый размыкающий ключ переключателя замкнуты,второй и третий замыкакщие ключкразомкнуты и на выход переключателя22 поступает сигнал с первого информационного входа переключателя 22,Аналогичньм образом, если толькона третий вход переключателя 22 поступает положительный сигнал, то навход переключателя 22 поступает сигнал с третьего информационного входа. Если положитеньный сигнал поступает на первый вход переключателя22, то первый и второй размыкакщиеключи разомкнуты,. третий замыкакщийключ замкнут и тогда, независимо отсигналов на втором и третьем входахпереключателя 22, на выход переключателя 22 поступает сигнал с еговторого информационного входаВыходной сигнал Цпоступает на вход первого блока 32 задержки и подается на исполнительный орган (не доказан) для реализации.Моделирование системы управления конвертерной плавки стали показывает, что применение предлагаемого адаптивного регулирукцего устройствапозволяет по сравнению с известныкрегулятором увеличить число плавок,попавших с первой повалки в заданнйепределы по температуре и со-держанию углерода в стали,на 15.10 б 4 271 0531 Г 49 Тирьи 874 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., дькьз Филиал ППППатентф , г. Уагорсд, ул.Проектна Составитель В Лузин,Редактор А. Огар Техреду. Гергель Корректор О,Вцяв