Управляемый ступенчатый преобразователь

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИРЕСПУБЛИН АНИЕ. ИЗОБРЕТЕНИ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ ТОРСМОМУ СВИДЕТЕЛЬСТ(54)(57) УПРАВЛЯЕМЫЙ СТУПЕНЧАТЫЙПРЕОБРАЗОВАТЕЛЬ по авт. св.Ф 920984,о т л и ч.а ю щ и й с я тем,что,с целью повышения надежности, упрощения настройки, блок управления выполнен на (и - 1)Р 5-триггерах, прямыевыходы которых образуют выходные выводы блока управления, К - и 5 -входы триггеров подключены к соответствующим выходам узла логическойобработки импульсов управления, состоящего из двух логических элементов 2 И, выход первого из которыхподключен к 5 -входу триггера высшей,а выход второго - к Р-входу триггеранижней переключаемой ступени, из2(л - 2 ) логических элементов 2 И-ИЛИ,выходы которых подключены к соответствующим Й - и 5 -входам триггеров,причем количество узлов 2 И в этихэлементах, подключенных к й-входамтриггеров, равно порядковому номерупереключаемой ступени, начиная с нижнего уровня,а к 5-входам - порядковому номеру переключаемой ступени,начиная с верхнего уровня, при этомпервые входы всех логических элементов 2 И объединены и подключены к,8010513(5 П Н 02 М 3 335 выходу ждущего мультивибратора, входом соединенного с выходом логического элемента ИЛИ-НЕ с П входами, . причем каждый иэ входных выводов узла логической обработки импульсов управления подключен к вторым входам логических узлов 2 И, связанных с к-входами триггеров своей и высших ступеней непосредственно, с вторыми входами узлов 2 И, связанных с 5 -входами низшей ступени непосредственно, а высших ступеней - через узлы задержки, при этом один иэ входов логического элемента ИЛИ-НЕ подключен к входному выводу узла логической обработки низшей ступени, .а другие подключены к вторым входам логических узлов 2 И, связанных с 5 -входами триггеров переключаемых ступеней, причем входные выводы узла логической обработки импульсов управления подключены к соответствующим выводам мультиплексора, информационные входы которого подключены к вводам импульсов внешнего управления, авторые информационные входы - к соответствующим выходам распределителя импульсов, а вход управления через инвертор - к входу команды режима работы и первому входу третьего логического элемента 2 И, второй вход которого подключен к выходу задающего генератора тактовых импульсов, а выход - к входному выводу распределителя импульсов.Изобретение относится к преобразо.вательной технике и может быть использовано при разработке источниковвторичного электропитания индикатор, ных устройств, выполненных на электроннолучевых трубках с барьернымлюминофором.По основному авт, св. Р 920984известен управляемый ступенчатыйпреобразователь, содержащий зарядный источник питания с Г последовательно включенными конденсаторамина выходе с К выводами, и - 1 управляемый конвертор с выходными выпрямителями, и - 1 трехобмоточный дроссель, зарядный и разрядный узлы, 15которые выполнены в виде и - 1 последовательно включенных ключевыхэлементов, с в входами и выходами,где и - число ступеней выходногонапряжения, 1 - вывод конденсаторной эоцепочки соответствующей ступени,входы зарядного и выходы разрядногоключевых элементов соответствующейступени, при этом управляющие входы управляемых конверторов связаныс блоком управления, а их выходныевыпрямители включены последовательно через первичные обмотки трехобмоточных дросселей, зашунтированы через эти обмотки диодами и резисторами и эта последовательная цепочкавключена между выводом конденсаторной цепочки нижней ступени и выходным выводом для подключения нагрузки, вторичные обмотки укаэанных дросселей одним из своих выводов че-рез разделительные диоды подключены к соответствующему входу ключевыхэлементов узла заряда, а другие выводы связаны с соответствующимисвоей ступени выводами конденсатор 40ной цепочки через развязывающие диоды и с выходным выводом через обратные диоды, причем третьи обмотки дросселей соединены последовательнос разрядными диодами и эти цепочкизашунтированы дополнительными шунтирующими диодами и включены междусоответствующим выходом узла разрядаи выводом конденсаторной цепочкинизшей ступени.В известном устройстве при переключении уровней напряжения с низкого на,высокий включение всех управляемых конверторов происходит одновременно, что снижает КПД устройства особенно при повышенных частотах переключения, так как заряд емкостинагрузки происходит сразу до верхнего уровня, т.е. потребляется значительный ток от зарядного источника.Выделение значительных мощностеи 60в моменты переключения приводит к возникновению импульсных помех, воздействующих на разрядный и зарядныйключевые элементы и к сбою их работы. Кроме того, при сбое управляю- , 65 щах импульсов может возникнуть ава . рийная ситуация, когда будут включены одновременно зарядные и разрядные ключевые элементы, что снижает функциональную надежность устройства.Отсутствие автономного функционального контроля значительно усложняет поиск неисправностей и приводит к усложнению настройки устройства.Цель изобретения - повышение надежности и упрощение настройки.Поставленная цель достигается тем, что в управляемом ступенчатом преобразователе блок управления выполнен на (о - 1) Рз -триггерах, прямые выходы которых образуют выходные выводы блока управления, Р - и 3-входы триггеров подключены к соответствующим выходам узла логической обработки импульсов управления, состоящего из двух логических элементов 2 И, выход первого из которых подключен к Э -входу триггера высшей, а выход второго - к Р-входу триггера низшей переключаемой ступени, из 2 (и - 2) логических элементов 2 И-ИЛИ выходы которых подключены к соответствующим Р - и 5 -входам триггеров, причем количество узлов 2 И в этих элементах, подключенных к Р -входам триггеров, равно порядковому номеру переключаемой ступени, начиная с низшего уровня, а к 5 -входам - порядковому номеру переключаемой ступени, начиная с верхнего уровня, при этом первые входы всех логических элементов 2 И объединены и подключены к выходу ждущего мультивибратора, входом соединенного с выходом логического элемента ИЛИ-НЕ с и входами, причем каждый из входных выводов узла логической обработки импульсов управления подключен к вторым входам логических узлов 2 И, связанных с Р-входами триггеров своей и высшей ступеней непосредственно, с вторыми входами узлов 2 И, связанных с 5 -входами низшей ступени непосредственно, а высших ступеней - через узлы задержки, при этом один из входов логического элемента ИЛИ-НЕ подключен к входному выводу узла логической обработки низшей ступени, а другие подключены к вторым входам логических узлов 2 И, связанных с Ь-входами триггеров переключаемых ступеней, причем входные выводы узла логической обработки импульсов управления подключены к соответствующим выходам пультиплексора, информационные входы которого подключены к вводам импульсов внешнего управления, а вторые информационные входы - к соответствующим выходам распределителя импульсов, а вход управления через инвертор - к входу команды режима работы и первому входу третьего логического элемента2 И, второй вход которого подключенк выходу задающего генератора тактоалых импульсов, а выход - к входномувыводу распределителя импульсов.На фиг. 1 показана функциональнаясхема устройства; на фиг. 2 - функциональная схема узла логическойобработки импульсов управления; нафиг. 3 - принципиальная схема блокаАФК и мультиплексора; на фиг. 4диаграммы напряжений в отдельныхточках схемы, поясняющие принцип работц устройства, выполненных начетыре ступени выходного напряжения,Устройство содержит зарядный источник 1 с последовательно включенными конденсаторами 2 - 2 4 на выходе, управляемые конверторы 3-Зэ,с выходными выпрямителями 4 . - 43,которые включены последовательно .через первичные обмотки 5 1, 5 25трехобмоточных дросселей и за-шунтированы через эти обмотки диодами б- 6 з и резисторы 7- 7 з,зарядный 8 и разрядный 9 узлы, которые выполнены в виде последовательно включенных зарядных ключевыхэлементов 8 1 - 8 3 и разрядных 99. Вторичные обмотки дросселей51-252 25 з 2 одним из своих выводов через разделительные диоды10 1 - 10 3 подключены к соответству 10 щему входу ключевых элементов узлазаряда, а другие выводы с соответствующими своей ступени выводамиконденсаторной цепочки через развязывающие диоды 11- 11 3 и с выходным выводом через обратйые диоды12 1 - 12Третьи обмотки дросселей 5 з,5 2 , 5З соединены последовательнос разрядными диодами 13 - 13 иэти цепочки зашунтировайыми дойолнительными шунтирующими диодами 14 14 з,Блок 15 управления, принципиальная схема которого показана на фиг,2и 3 содержит: Я 5-триггеры 16 , - 16узла 17 логической обработки импульсов управления, который содержитдва логических элемента 2 И 18 и19 ), выход первого из которых подключен к 5 -входу триггера высмей ступени, а выход второго к Р-входу триг-.гера низшей ступени, логическиеэлементы 2 И-ИЛИ 20 1 - 204 , выходыкоторых подключены к соответствующим входам Й 5-триггеров, при этомодни из входов И всех логическихэлементов 2 И объединены и подключе-ны к выходу ждущего мультивибратора 21, а его вход подключен к выходу логического элемента ИЛИ-НЕ 22,входы которого подключены к вводам23-26 импульсов управления., которыеподключены к соответствующим входам ;логических элементов 2 И и 2 И-ИЛИнепосредственно или через элементы 27 - 272 задержки, прямые входы,Рэ-триггеров образуют выходные вы воды 28-30 блока управления, а входы импульсов управления подключенык выходам мультиплексора 31 (фиг.З) 5 выполненного на логических элементах 2 ИИ-ИЛИ 31 -31 . Узел 32 ав 1 4тономного функционального контролясодержит автогенератор 33, соединенный с одним из входов, логического 10 элемента 2 И 34, выход которого подключен к входу распределителя 35импульсов, состоящего иэ счетчика36 и дешифратора 37 на логическихэлементах ЗИ, выходы которого подклю;чены к вторым информационным входаммультиплексора, первые информационные входы которого соединены с выводами ввода импульсов внешнего управления, вход 38 команды режимаработы через инвертор 39 подключенк входу управления мультиплексораУправляемый ступенчатый преобразователь работает следующим образом.Автогенератор 23 вырабатываетпоследовательность тактовых импульсов заданной частоты. При подаче навход 38 положительного потенциаланапряжения, разрешается прохождениетактовых импульсов на счетчик Зб, свыхода которого на вход дешифратора ЗО 37 подаются перепады напряженияпо заданной программе, а на объединенные входы логических схем И дешифратора подается тактовый импульс,который в определенной последователь.35 ности по заданной программе выделяется на выходах дешифратора и поступает на входы мультиплексора 31.На выходе инвертора 39 образуетсянулевой потенциал, запрещающий прохождение импульсов внешнего управления. На выходах мультиплексора 2427 импульсы управления появляютсяпо заданной блоком АФК команде.При подаче на вход 38 нулевого 45 потенциала блокируется прохождениеимпульсов генератора 33 на входдешифратора и разрешается мультиплексором 31 прохождение на выходы24-27 импульсов внешнего управления.При включении устройства наего выходе формируется выходное напряжение +6 кВ, которое выделяетсяна конденсаторе 21 и через диоды61 -63 подается на выход. При подачена вход 23 импульсов управления 55 время С 1, фиг. 3 ) триггер 16-1 формирует на выходе 28 (диаграмма 30,фиг. 3) импульс напряжения, которыйвключает управляемый конвертор 3,на первичной обмотке 5дросселя 60 формируется импульс найряжения, наводящий в обмотке 51 2 импульс высокого напряжения, пробивающий динисторы 8, , выходной конденсатор заряжается до напряжения 8 кВ, через 65 время 1 з на выходе 29 узла управления формируется импульс (фиг. 3, 29)включающий конвертор 32, через обмот,ку 5 2 пробивается динистор 8, выходной конденсатор заряжается донапряжения 10 кВ, через время 1 ++Ф на выходе 28 формируется импульс включения конвертора 3(фиг.3,28 ) выходной конденсатор заряжаетсядо напряжения 12 кВ, в это же время на выходе ждущего мультивибратора 21 формируется нулевой уровеньнапряжения (Фиг. 3, 21), запрещающийпрохождение импульсов через логические элементы 2 И-ИЛИ 20- 20,При подаче на вход блока управления (вход 24) импульса установки10 кВ (время Ф )на Я -вход триггера16-3 проходит импульс, переводящийтриггер .(выход 28 ) в нулевое состояние, отключается конвертор 33, чтоприводит к разряду емкости нагрузки по цепи 9 з, диод 14 З до уровня,равного уровню напряжения на конденсаторах 2- 2 ,В момент времени.Ф зпроисходит отключение конвертора 3 2 и разряд емкости до уровня 8 кВ по цепи 9 з -92 - 142, В момент времени Ф 4 проис-ходит отключение конвертора 3иФормирование напряжения 6 кВ. Ждущиймультивибратор находится на нулевомуровне после прихода любого иэ им пульсов управления, т.е. блок управления запрещает прохождение импульсов управления определенное время. Так если во время Фбна вход 24приходит импульс сбоя, а ждущий муль тивибратор находится на нулевомуровне напряжения, то этот импульсне вызывает нарушения работы устройства. 15 Построение блока управления попредлагаемому изобретению позволяет повысить функциональную надежность устройства, так как импульсысбоя не приводят к изменению состояния схемы, т.е.,исключается одновременное включение зарядных и разрядных ключевых элементов, что предотвращает вывод из строя управляемых конверторов и зарядного источника и, кроме того, позволяет упростить настройку устройства.1051668 орректор С.Патрушева Т. Ершнта авителед Т,едактор Ю. Серед 4/55Тираж 687 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/