Реверсивный счетчик импульсов

. СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 42185 9) ц 5(51) Н 03 К 23/00 ОБРЕТЕН ПИС ЕТ АВТОРСНО Зны.г-(/)десячетыртораначнлениканалиост ОСУДАРСТВЕННЫЙ КОМИТЕТПО ДЕЛАМ ИЗОбРЕТЕНИЙ И ОТН(56) 1. Авторское свидетельствоСССР по заявке Р 3291582,кл. Н 03 К 23/00, 21,05,1981(54)(57) РЕВЕРСИВНЫЙ СЧЕТЧИК ИИПУЛЬСОВ, содержащий .последовательно соединенные реверсивные счетные раз-.ряды, четыре Р-триггера, источниксинхронизирующих сигналов, четыреэлемента И-НЕ, тактовые входы первого и второго триггеров соединеныс входами устройства, информационные входы первого.и второго тригге.ров. соединены с шиной логическойединицы, а их пряьме выходы соедине"ны с чнформационными входами соот"ветственно третьего и четвертоготриггеров, прямые выходы которых соединены с первыми входами соответ- .ственно первого, второго и третьегочетвертого элементов И-НЕ, а инверсные выходы - с вторыми входами соответственно третьего и первогоэлементов И-НЕ, выходы второго ичетвертого элементов И-НЕ соединенысо входами установки в нуль соответственно первого и второго В -триггеров, о т л и ч а ю щ и й с ятем, что, с целью расширения функциональных возможностей, в неговведены элемент равнозначности, делитель синхронизирующих сигналов пятый,шестой, седьмой, восьмой, девятый,тыйи одиннадцатый элементы И-НЕ,е элемента ИЛИ-НЕ и три инверпричем входы элемента равнозости соединены с шинами управя направлениями счета по каждомуу, выход элемента равнозначи подключен к первым входам пя-. того и шестого элементов И-НЕ, вторые входы которых соединены соответ- ственно с первым и вторым выходом делителя синхронизирующих сигналов, вход которого соединен с первым вы-. ходом источника синхронизирующих сигналов, выход элемента равнозначности через первый инвертор соединен с первым входом седьмого элемента И-НЕ, второй вход которого соединен с первым выходом источника синхронизирующих сигналов, выходы пятого и седьмого элементов И-НЕ через первый элемент ИЛИ-НЕ соединены с тактовым входом третьего 0 -триггера и вторым входом второго элемента И-НЕ, выходы шестого и седьмого элементов И-НЕ через второй элемент ИЛИ-.НЕ соедине с тактовым входом четвертого Й -три гера и вторым входом четвертого элемента И-НЕ,.входы сброса третьего и ( четвертого 0 -триггеров соединены со ответственно с выходами шестого и Я пятого элементов И-НЕ, третий вход первого элемента И-НЕ соединен с .шиной управления направлением счета первого канала, третий вход, третьего (аю) элемента И-НЕ через второй инвертор соединен с шиной управления направлением счета второго канала, первый Ю вход восьмого элемента И-НЕ соединен ива с шиной управления направлением сче- д та второго канала, второй вход вось- Фф Мого элемента И-НЕ соединен с пряжам ф выходом четвертого Р-триггера, а тре ,тий вход в . с инверсным выходом третьего ) -триггера, первый вход девятого элемента И-НЕ соединен через третий инвертор с шиной управления ф направлением счета первого канала, второй вход девятого элемента И-НЕ соединен с прямым выходом третьего 3)-триггера, а третий выход - с инверсным выходом четвертого 3 -триггера, выходы первого и восьмого эле-, ментов И-ЫЕ через третий элемент ИЛИ-НЕ .соединены с первым входом де1042185 сятого элемента И-НЕ, выходы третьего и девятого элементов И-НЕ черезчетвертый элемент ИЛИ-НЕ соединеныс первым входом одиннадцатого элемента И-НЕ, вторые входы десятогои одиннадцатого элементов И-НЕ объИзобретение относится к радиоэлектронике и может быть использованов автоматике, вычислительной и циф-.ровой измерительной технике.Известен реверсивный счетчик импульсов, содержащий последовательносоединенные реверсивные счетныеразряды, источник синхронизирующихсигналов, четыре Э -триггера, четыреэлемента И-НЕ. Этот источник обеспечивает совмещенный счет входных сигналов, поступающих по разным каналампри совпадении их во времени 1 .Недостаток известного устроиства -ограниченные функциональные возможности, обусловленные жестким определением направления счета сигналов,поступающих по разным каналам: сложение по первому и вычитание - повторому. В универсальных. счетчикахтребуется как коьюутация входов сло- .20жения и вычитания, так и обеспечениеСчета сигналов по обоим каналам водном направлении.Целью изобретения является расширение функциональных возможностей 25устройства, т,е. обеспечение возможности управления направлением счетасигналов, поступающих по двум каналам,Поставленная цель достигается тем,30что в реверсивный счетчик импульсов,содержащий последовательно соединенные реверсивные счетные разряды,первый, второй, третий и четвертыйЬ-триггера, источник синхронизирующих сигналов, четыре элемента И-НЕ,тактовые входы первого и второготриггеров соединены с входами устройства, информационные входы первого и второго триггеров соединены сшиной логической единицы, а их прязМе выходы соединены с информационными входами соответственно третьего и четвертого триггеров, прямыевыходы которых соединены с первымивходами соответственно первого, вто 45рого и третьего, четвертого элементов И-НЕ, а инверсные выходы - свторыми входами соответственно третьего и первого элементов И-НЕ, выходы второго и четвертого элементов 50И-НЕ соединены .со входами установкив нуль соответственно первого й втоединены между собой и соединены свторым выходом источника синхрони-,зирующих сигналов, выходы десятогои одиннадцатого элемента И-НЕ соединены соответственно с входами сложения ивычитания первогосчетного разряда. рого Э -триггеров, введены элементравнозначности, делитель синхронизирующих сигналов, пятый, шестой,седьмой, восьмой, девятый, десятыйн одиннадцатый элементы И-НЕ, четыреэлемента ИЛИ-НЕ и три инвертора,причем входы элемента равнозначности соединены с шинами управления направлениями счета по .каждому каналу,выход элемента равнозначности подключен к первым входам пятбго ишестого элементов И-НЕ, вторые входыкоторых соединены соответственно спервым и вторым выходом делителясинхронизирующих сигналов, вход которого соединен с первым выходомисточника синхронизирующих сигналов,выход элемента равнозначности черезпервый инвертор соединен с первымвходом седьмого элемента И-НЕ, второй вход которого соединен с первымвыходом источника синхронизирующихсигналов, выходы пятого и седьмогоэлементов И-ИЕ через первый элементИЛИ-НЕ соединены с тактовым входомтретьего 3) -триггера и вторым входомвторого элемента И-НЕ, выходы шестого и седьмого элементов И-НЕ черезвторой элемент ИЛИ-НЕ соединены стактовым входом четвертого П-триггера и вторым входом четвертого элемента И-НЕ, входы сброса третьегои четвертого 3 -триггеров соединенысоответственно с выходами .шестогои пятого элементов И-НЕ, третий входпервого элемента И-НЕ соединен. сшиной управления направлением счетапервого канала, третий вход третьегоэлемента И-НЕ через второй инверторсоединен с шиной управления направлением счета второго канала, первыйвход восьмого элемента И-НЕ соединеис шиной управления направлением счета второго канала, второй вход восьмого элемента И-НЕ соединен с прямым выходом четвертого Р -триггера,а третий вход - с инверсным выходомтретьего 2 -триггера, первый входдевятого элемента И-ЙЕ соединен че"рез третий инвертор с шиной управления направлением счета первогоканала, второй вход девятого элемента И-НЕ соединен с пряьам выходомтретьего 1) -триггера, а третий вы"торого соединен со вторым выходом.источника 2, выходы элементов 17и 19 через первый элемент ИЛИ-НЕ 24соединены с так-оным входом триггера5, выходы элементов 18 и 19 черезэлемент ИЛИ-НЕ 25 соединены с тактовым входом триггера б, входы сбросатриггеров 5 и б соединены с выходами элементов 18 и 17 соответственно,прямой выход триггера 5 соединен спервым входом элемента 21, инверсный выход триггера 5 соединен совходом элемента 20, прямой выходтриггера б соединен .с первым входомэлемента 20, инверсный выход триггера 6 соединен со входом элемента21. Первый вход элемента 9 соединенс шиной 31 управления направлениемсчета первого канала, первый входэлемента 10 через инвертор 29 соединен с шиной 32 управления направлением счета второго канала, первыйвход восьмого элемента 20 соединенс шиной 32, первый вход элемента 21через инвертор 28 соединен с шиной31, выходы элементов 9 и 20 черезэлемент ИЛИ-НЕ 26 соединены с первымвходом элемента 22, выходы элементов10 и 21 через элемент 27 соединеныс первым входом элемента 23, вторыевходы элементов 22 и 23 объединенымежду собой и соединены с первымвыходом источника 2, выходы элементов 22 и 23 соединены соответственнос входами сложения и вычитания первого счетного разряда 1,Рассмотрим работу устройства врежиме вычитания по каждому каналу.В этом случае по шинам 31 н 32управления направлениями счета поступают уровни логического нуля,при этом на выходе элемента 15уровень логической единицы, Уровеньлогической единицы будет на выходеэлемента 15 при работе устройстван режиме суммирования по каждому, ка"налу, в этом случае по шинам управления направлениями счета поступают,уровни логической единицы,В исходном положении триггеры3-6 находятся в нулевом состоянии,поэтому на выходах элементов 7-10и 20, 21 - уровень логической едини"цы, вследствие этого на выходах элементов 26-27 - уровень логическогонуля, поэтому на выходах элементов, 22 и 23на входах сложения и вычи тания первого счетного разряда) будут уровни логической единицы.Источник 2 вырабатывает тактовыесигналы Т 1 и Т 2. Делитель 16 синхронизирующих сигналов делит тактовыесигналы.Т 1 на два и нырабатывает дваодинаковых по частоте, но сдвинутых друг относительно друга сигналаТЗ и Т 4.Первый счетный импульс, поступающий на вход первого канала 11, пере 3 ,.10421/ход - с инверсным выходом четверто-.го 0 -триггера, выходы первого ивосьмого элементов И-НЕ через третий элемент ИЛИ-НЕ соединены с пер,вым входом десятого элемента И-НЕ,выходы, третьего и девятого элементовИ-НЕ через четвертый элемент ИЛИ-НЕсоединены с первым входом одиннад-,цатого элемента И-НЕ, вторые входыдесятого и одиннадцатого элементовИ-НЕ объединены между собой и со-, 10единены с вторым выходом источникасинхронизирующих сигналов, выходыдесятого и одиннадцатого элементов,И-НЕ соединены соответственно с входами сложения и вычитания первого15счетного разряда,На чертеже представлена Функциональная схема устройства.Реверсивный счетчик импульсовсодержит последовательно соединенные 20реверсивные счетные разряды 1, источник 2 синхронизирующих сигналов,четыре 0-триггера 3-6, четыре эле".мента И-НЕ 7-10, тактовые входы Ии 12 триггеров 3 и 4, по которымпоступают соответственно счетныесигналы сложения и вычитания, информационные входы 13 и 14 триггеров3 и 4 соединены с шиной единичногопотенциала. Выходы триггеров 3 и 4соединены с Р -входами триггеров 5и 6 соответственно, тактовый входтриггера 5 соединен с первым входомэлемента И-НЕ 7,. второй вход которого соединен с единичным выходомтриггера 5, а выход элемента И-НЕ 7соединен со входом сброса триггера3, единичный выход триггера 5 и нулевой выход триггера б соединенысо входами элемента И-НЕ 9, тактовыйвход триггера б соединен с первым 40входом элемента И-НЕ 8, второй входкоторого соединен с единичным выходом триггера б, а выход элементаИ-НЕ 8 соединен с входом сбросатриггера 4, единичный выход триггера 45б и нулевой выход триггера 5 соединены со входами элемента И-НЕ 10,элемент 15 раннозначнасти, делителЬ16 синхронизирующих сигналов, пятый, шестой, седьмой, восьмой, девятый, десятый и одиннадцатый эле.менты И-НЕ 17-23, четыре элементаИЛИ-НЕ 24-27, три инвертора 28-30,входыэлемента 15 равнозначностисоединены с шинами 31 и 32 управления направлениями счета по первомуи второму каналам соответственно,выход элемента 15 подключен к первымвходам элемента 17 и 18, вторые:входы которых соединены соответственнО.с первым и вторым входом делителя16, вход которого соединен со втб"рым выходом источника 2 сннхрониэирующих сигналов, выход элемента 15через инвертор 30 соединен с первымвходом элемента 19, второй вхОд Ко-. 65водит триггер 3 в единичное состояние, Ближайший импульс ТЗ сначалапроходит через элемент 17 и подтверждает нулевое состояние триггера 6,затем проходит через элемент 24 натактовый вход триггера 5 и переводит 5его в единичное состояние, наинверсном выходе этого триггера - логический нуль, после чего этот жеимпульс поступает через элемент 7на вход сброса триггера 3 и устанавли 10вает его в нуль, Так как на всехтрех входах элемента 21 уровня логической единицы, то на его выходебудет уровень логического нуля,следовательно на выходе элемента 1527 будет уровень логической единицы,поэтому через элемент 23 на входвычитания первого счетного разряда1 пройдет один импульс Т 2.Второй счетный импульс, поступающий на вход второго канала 12, переводит триггер 4 в единичное состояние, Ближайший импульс Т 4 проходитчерез элемент, 18 на вход сбросатриггера 5 и устанавливает его в25исходное состояние, затем проходитчерез элемент 25 на тактовый входтриггера 6 и переводит его в единичное состояние,. на инверсном выходеэтого триггера - логический нуль,после чего этот же импульс поступает через элемент 8 на вход сбросатриггера 4 и устанавливает его внуль. Таким образом, по импульсу Т 4на втором и третьем входах элемента21 появляются уровни логического нуля, а на всех входах элемента 10будут уровни логической единицы, поэтому на выходах этих .элементов будут соответственно уровни логическойединицы и логического нуля. На вы Оходе элемента 27 удерживается уровеньлогической единицы, поэтому еще одинимпульс Т 2 проходит на вход вычитания первого счетного разряда, Следующий импульс ТЗ, прошедший через 45элемент 17, устанавливает триггер 6в исходное нулевое состояние,При поступлении третьего и четвертого счетных импульсов по первому и второму каналам соответственносхема работает аналогично описанно,му выше.При работе устройства в режимеЧложения по каждому каналу работаютэлементы 9 и 20, элемент 26 и элемент 22, счетные сигналы Т 2 поступают при этом на вход сложения первого счетного разряда. На выходах элементов 10 и 21 - уровни логическойединицы, на выхЬде элемента 27 - уровень логического нуля, поэтому сиг- оналы Т 2 на вход вычитания первогосчетного разряда не поступают.Рассмотрим работу устройства врежиме сложения по первому каналуи в режиме вычитания по второму, 65 В этом случае по шине управления направлением счета первого канала поступает уровень логической единицы, а второго канала - уровень логического нуля. На выходе элемента 15 при разноименных логических уровнях на шинах управления направлением счета каждого канала будет уровень логического нуля. Поэтому на выходах элементов 17,18, 20 и 21, инвертора 30 постоянно находится уровень логической единицы.В исходном положении триггеры 3-6 находятся в нулевом состоянии, следовательно на инверсных выходах триггеров 5 и 6 будут уровни логической единицы, а на выходах элементов 7-10 - уровень логической единицы, вследствие этого на выходах элементов 26, 27 уровень логического нуля, поэтому на выходах элементов 22 и 23 будут уровни логической единицы.Счетные сигналы, поступающие одНовременно (в одном промежутке между соседними импульсами Т 1) на вход первого и второго каналов 11 и 12, переводят соответственно триггеры 3 и 4 в единичное состояние. Ближайший импульс Т 1 проходит через элемент 19, элементы 24 и 25, переводит триггеры 5 и 6 в единичное состояние, после чего этот же импульс поступает через элементы 7 и 8 соответственно на входы сброса триггеров 3, 4 и устанавливает их в нулевое состояние. На выходах элементов 9 и 10 продолжают оставаться .уровни логической единицы, так как на их третьи входы с инверсных выходов триггеров 26 и 27 продолжают оставаться уровни логического нуля и сигналы Т 2 не поступают на входы сложения и вычитания первого счетного разряда.Таким образом, при одновременном поступлении (в одном промежутке между соседними импульсами Т 1) входных сигналов по первому каналу на сложение, а по второму на вычитание или наоборот, импульсы на вход первого счетного разряда непоступают.Следующий счетный импульс, поступающий на вход первого канала, переводит триггер 3 в единичное состояние. Ближайший импульс Т 1 проходит через элементы 19, 24 и подтверждает единичное состояние триггера 5, а также проходит через элемент 7 и устанавливает триггер 3 в нулевое состояние, Этот же импульс Т 1 проходит через элемент 25 на тактовый вход триггера 6, устанавливает его в нулевое состояние, так как на его информационном входе имеется уровень логического нуля. На всех входах элемента 9 будут уровни логической единицы, поэтому на его выходе будетЪ уровень логического нуля, а на выходе элемента 26 будет уровень логической единицы и. на вход сложения первого счетного разряда 1 через элемент 22 пройдет один импульс Т 2.Следующий счетный импульс, поступающий на вход второго канала, пе" реводит триггер 4 в единичное со" стояние. Ближайший импульс Т 1 проходит через элементы 19 и 25, переводит триггер б в единичное состояние, 10 после чего этот же импульс поступает через элемент .8 на вход сброса триггера 4 н устанавливает его в нулевое состояние. Импульс Т 1 через элемент 24 устанавливает триггер 5 15 в нулевое состояние, так как на его инФормационном входе имеется в это время уровень логического нуля, вследствие чего на выходе элемента 9 устанавливается уровейь логической единицы, а на выходе элемента 2 буровень логического нуля, поэтому сигналы Т 2 через элемент 22 не проходят. В зто же время на всех входах :элемента 10.устанавливаются уровни логической единицы, поэтому на его выходе будет уровень логического нуля, а на выходе элемента 27 ус.- тановится уровень логической единицы и ближайший импульс Т 2 прсйдет через элемент 23 на вход вычитания первого счетного разряда 1.При поступлении следующего импульса.по второму каналу устройство работает так же как описано выше, и еще один импульс Т 2 поступает на вход вычитания первого счетного разряда.При работе устройства в режиме вычитания по первому каналу и сложения по второму работают элементы 21 и 20 соответственно.Таким образом, введение в реверсивный.счетчик дополнительных элементов - элемента равнозначности, делителя синхронизирующих сигналов, элементов И-НЕ, элемента ИЛИ-НЕ и инверторов позволяет управлять направлением счета входных сигналовР поступающих по двум каналам, т.е. обеспечивает расширение Функциональных воэможностей реверсивного счет" чика импульсов.1042185 1 орректор Аф Тяско Составитель Л. Симо Редактор НГорват Техред Ж.КастелевичУл, Проектн т," П "Па ж ил Заказ 7147/57 Тираж 936 ВНИИПИ Государственного к по делам изобретений и 113035, Москва, Ж, Раутд