Устройство для вычисления квадратного корня

. К АВТДУРЮЦУСВИДЕЙЛЬСТВУ ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР, (71):. Киевский ордена Трудового Крас..2.:. Авторское свидетельство СССРпо заявке М 3301258/18-24,кл. О Об.Р 7/Я 218;,06.81 (прототип).84.) (У) устю ойство для вычисленияКВАДРЯТНОГО: КОРНЯ, .содержащее двасунматора, сумматор-вычитатель, рас"предеяитель импульсов, два регистрасдвига,.блок: формирования слагаейых,блок формирования вычитаемого, блок.:формирования, сигналаудвоения, блок .анализа и элемент ИЛИ,. прйцем блокформирования слагаемых содержит груп.пы.элементов,. И:, первые входы которых.подключены к входам соответствующих.разрядных значений операндов первойгруппы устройства,:выходы блока фор":мирования слагаемых и первого регист.ра сдвига соединены с входами первогосумматора,.выходы разрядов которогосоединены с.первой группой входов блока формирования сигнала удвоения ипервой группой инФормационных входовсумматора"выцитателя, выходы переносапервогосумматора соединены с входа"ми элемента ИЛИ, выход второго сумматора соединен с выходом устройства ис информационными входами второго регистра сдвига и блока Формирования ва.читаемого, выходы которого; соединеныс второйгруппой входов. блока формирования сигнала удвоения и с второй группойинформационных входов сумма" тора".вычитателя, выходй разрядов которого соедийены е. входами разрядов пер-, :вого регистра сдвига, управляющий вход которого соединен с.первым управляющим входом устройства и входом рас" .пределителя импульсов, выхбды,которо. госоединены с управляющими входами блока формирования выцитаемого, вто" .рой:управляющий вход устройства сое" . дийен:с управляющим входом второго ре" гистра сдвига, выход блока формирова" ния:сигнала удваения соедийен с:пер-. вым управляющим входом сумматора-выцитателя и с первым входом блока ана-лиза, выход элемейта ИЛИ соединен с .входом младшего разряда второго сум"матора и вторым входом блока айализа,выход переноса сумматора"вычитателясоединен с третьим входом блока 4 . ю анализа, четвертый вход которого псц- ключен к первому управляющему входу устройства, .первый выход блока ана-а лйза соединен с вторым управляющим . входом сумматара"вычитателя, второйааФвыход блока анализа соедийен с вхо:дом младшего разряда второго регист- фф : ра:сдвига,. третий выход блока анализа соединен с входом младшего разряда второго сумматора, о т л и ч а ю .щ е е с й .тем,: что, с целью расаи- . рения функциональных возможностей путем извлечения квадратного корня из .суммы парных произведений, вторые входы элементов И групп блоКа формирования слагаемых соединены с входами знацений операндов второй группы устройства, выХоды элементов И групп блока формирования слагаемых являются выходами блока формирования слагаемых1 10153Изобретение относится к вычислительной технике и может быть применено в спецпроцессорах или в комплексес цифровой вычислительной машиной дляоперативного вычисления корня квад 5ратного из скалярного произведениядвух К-мерных векторов,Известно устройство для йзвлеченияквадратного корня, содержащее (и)группу последовательно соединенныходноразрядных сумматоров, группу сумматоров по модулю два, группу элемен"тов ИЛИ, группу элементов НЕ, (и)дополнительные группы сумматоров помодулю два, генератор единиц и группу 15из (и) элементов И, причем выходкаждого 1-го одноразрядного сумматора= 1,2,п) соединен с первым входом (1-1)-го одноразрядного сумматора 2 О1-й группы Г П,Недостатком известного устройстваявляются ограниченные Функциональныевозможности из-за того, что в извест-ном устройстве вычисляется толькоквадратный корень одного операнда.Наиболее близким к предлагаемомупо технической сущности является устройство для вычисления квадратногокорня, содержащее два сумматора, сумматор-вычитатель, распределитель импульсов, два регистра сдвига, блокформирования слагаемых, блок формирования вычитаемого, блок Формированиясигнала удвоения, блок анализа и элемент ИЛИ, причем блок Формированияслагаемых содержит группы элементов И,первые входы которых подключены к входам соответствующих разрядных значений операндов первой группы устройства, а выходы блока формирования слага 40емых и первого регистра сдвига . сое-.динены. с входами первого сумматора Г 21,Недостатками известного устройства являются ограниченные функциональные возможности, определяемые тем,что в устройстве вычисляется кореньквадратный из суммы квадратов операндов, а не из суммы парных произведе-,ний,Цель изобретения - расширение функциональных возможностей устройствадля вычисления квадратного корня путем извлечения квадратного корня изсуммы парных произведений..Указанная цель достигается тем, 55что в устройстве для вычисления квадратного корня, содержащем два сумматора, сумматор-вычитатель, распределитель импульсов, два регистра сдвига, блок формирования слагаемых, блок формирования вычитаемого, блок.формиро-, ванйя сигнала удвоения, блок анализа и элемент ИЛИ, причем блок Формирования слагаемых содержит группы элементов И, первые входы которых подключены к входам соответствующих разрядных значений операндов первой групйы устройства, выходы блока формирования слагаемых и первого регистра сдвигасоединены с входами первого сумматора,выходы разрядов которого соединены с первой группой входов блока Формирования сигнала удвоения и первой. группой информационных входов сумматоравычитателя, выходы переноса первого сумматора соединены с входами элемента ИЛИ, выход второго сумматора соединен с выходом устройства и с.информационными входами второго регистрасдвига и блока формирования вычитаемо"го, выходы которого соединены с второй группой входов блока формирования сигнала удвоения и с второй группой информационных входов сумматора"вычитателя, выходы разрядов которого соединены с входами раЗрядов первого регистра сдвига, управляющий вход ко" торого соединен с первым управляющим входом устройства и входом распределителя импульсов, выходы которогосоединены с управляющими входами бло"ка формирования вычитаемого, второйуправляющий вход устройства соединен с управляющим входом второго регистра сдвига, выход блока формирования сигнала удвоения соединен с первымуправляющим входом сумматора-вычитателя и с первым входом блока анализа, выход элемента ИЛИ соединен с входом младшего разряда второго сумматора и Вторым ВхОДОм блока анализа ВыхОД переноса сумматора-вычитателя соединен с третьим входом блока анализа, четвертый вход которого подключен к первому управляющему входу устройства, первый выход блока анализа соединен с вторым управляющим входом сумматора-вычитателя, второй Выход блока анализа соединен с входом младшего разряда второго регистра сдвига, третий выход блока анализа соединен с входом младшего разряда второго сумматора,. вторые входы элементов И г,.у. групп блока формирования. слагаемых соединены с входами значений Операндов второй группы устройства, а выходы элементов И групп блока Формиро"379 4первому управляющему входу 10 устройства. Выход элемента .ИЛИ 7 соединен с входом младшего разряда второго сумматора .12 и вторым входом блока 6 анализа, первый выход которого подключен к второму. Управляющему входу сумматора-вычитателя 2, второф выходблока 6 аналйза соединен с входом младшего разряда второго регистра 8 сдвига,.а третий выход блока 6 аналйэа соединен с входом младшего разряда второго сумматора 1. Вторые входы : 14 элементов И 15 групп блока 3 Фор мирования слагаемых соединены с вхо дами значений операндов.второй груп,пы устройства, а выходы элементов : И 15 групп блока:3 формирования слагаемых являются его выходами.Работу устройства вычисления квадратного корня при реаЛизации опера Нии вида о = ху.1+Х 2 у 2++хкукф представленной как х.,у+х у + +хук-Ы 0 и записанной в разрядной Формеч ч очФ.чху +х 2 У Ху-= 3 (1) поясним на конкретйом примере, гдем 1 2 иУ) У 1 У)У)йп2 п О О. 1 2,разрядные бой разрясоответст векторы,ное изобенно представляющие соажение у , оС и 01 ч Х.разрядные матрибой разрядное ии 3.Запишетом.виде% представляющие сображение х, и с 1. при ние (1) в разверну 4 и К = 3 м вырапри и 3 1015вания слагаемых являются выходами бло-ка формирования слагаемым.На чертеже представлена схема устройства для вычисления квадратногокорня.ФУстройство, содержит два сумматора1 и 1., сумматор-вычитатель 2, блок3 формирования слагаемых, блок 4 .Формирования вычитаемого., блок 5 формирования сигнала удвоения, блок 6 ана" 1 ф лиза, элемент ИЛИ 7, два регистра 8эф . 8 сдвига, распределитель 9 импуль-: сов, первый уйравляющий вход 10 уст"ройства, второй. управляющий вход 11устройства, выхо 12 устройства, иК-входных шин., 13 (.1 ф. 1.,2,.еп) (з = 1,2,К) иК-входов 14 = 1,2,п):операндов второй группы.Блок 3 Формирования слагаемых со" держит группу элементов И 15, первые 1 ввходы которых подключены к входамсоответствующих разрядных значенийвходных шин 1,3 операндов первойгруппы устройства. Выходы блока 3. Фор.мирования слагаемых и первого регист- Й ра 8 сдвигасоединены с входами первого сумматора 1, выходы разрядов. которого соединены с первой группой входов блока 5 формирования сигналаудвоения и первой группой информа-: ционных входов сумматора-вычитателя 2. Выходы переноса первого сумматора сое-. динены с входами элемента ИЛИ 7. Выход второго сумматора 1 соединен свыходом 12 устройства с информационУ зными входами второго регистра .82 сдвига и блока 4 формирования вычитаемого,выходы которого соединены с второй группой входов блока 5 формированиясигнала удвоения и с второй группой информационных входов сумматора-вы" читателя 2, подключенного своим выхо дом к входу первого регистра 8 сдви"1 га. Первый управляющий вход 10 устройства соединен с управляющим вхо-, дом первого регистра 8 сдвига и входом распределителя 9. импульсов, вы" ход которого соединен с управляющимвходом блока 4 формирования вычитае-.,мого., Второй управляющий вход 11 уст-:фЮроиства соединен с .управляющим входом второго регистра 8 сдвига. Выход блока 5 формирования сигнала уд- . воения соединен с первым управляющимвходом сумматора"вычитателя 2 и пер"вым входом блока 6 анализа. Выход пе- френоса сумматора-вычитателя 2 соединен с третьим входом блока 6 анализа,четвертый вход которого подключен к,п +ф 1 Л1, = 4. 3 4 и(т е ц 1 р 2 д"1 0 пт 1)при равенстве единице а-го разрядавектора э(+")Работа устройства для вычисленияквадратного корня при реализации опеРации вида 0:1 г 2 1, к происходит следующим образом.В исходном, состоянии регистры ф сдвига 8 и 8 обнулены и на выходе блока 4 Формирования. вычитаемого обЧ разуется значение вектора Ы , которое поступает на второй вход сумматора-вычитателя 2. С первого выхо да блока 6 анализа поступает единич". ный сигнал на,второй управляющий . вход сумматора-вычитателя 2, настраивая его тем самым на .Режим рычита ния. На первый 13 , второй 13, и 26 т,.д. и-й 13 В разряды К-входных шин Ф 3 подаются соответственно разряды2 3 и ч 2,х,х и т.д. х векторов х, на первый й, второй 14., и т.д 1)11 входы подаются первые разряды у 1, 23м м 1 чи т,д. 1 к,векторов у, у 2,у соответственно. В схеме происходит переходной процесс, после окончания которого на выходах групп элементов И 15 блока 3.формирования слагаемых звч оЬразуются векторы ху, поступаю-. щие на входы первого сумматора 1. В первом сумматоре .1, реализуетаяч 1 1 , сумма векторов х у, которая поступает на первый вход сумматора-вычита 3 теля 2, в котором по выражению (4)Мг 1 определяется вектор х " , поступающий на вход первого регистра 8 1 сдвига, а на .выходе переноса старшего разряда сумматора-вычитателя 2 по выражению (3) образуется значение старшего раз" ряда с" искомого вектора с, которое поступает на третий вход Ьлока 6 анализа. После этого на первый управляю" щий вход 10 подается импульс, по переднему фронту которого реализуется запись, в блок 6 анализа значения о 6" и запись в первый регистр 8сдвигаЧ (1 значения х "1, а по заднему фронту импульса реализуется сдвиг информа" ции в сторону старших разрядов на один разряд в первом регистре 8;, сдвига. После этого на входы 14, 1 Д 1 Д подаптсп оцереднне анацеч ч ч ния. ,. векторов у, у у1 соответственно й в устройстве снова идет переходной процесс. В это время через промежуток С (равный временисуммирования во втором сумматоре 1 ) после подачи первого импульса на второй управляющий вход 11 подается второй импульс, по переднему фронту которого значение с второго выхода блока 6 анализа записывается в младший(и+1)-й разряд второго регистра 8 2сдвига, в и старших разрядов которогозаписывается информация с выхода второго сумматора 1,по заднему фронту1,реализуется в нем сдвиг инфбрмации .на один разряд в сторону старших разрядов и добавляется единица в распределитель импульсов, При этом с первого выхода блока 6 анализа поступаетнулевой сигнал "Сложения" или единичный сигнал "Вычитания" на второй управляющий вход сумматора-.вычитателя 2,а на выходе блока 4 формирования вычитаемого образуется значение очередного вектора 31. После оконча"ния переходного процесса на выходепервого сумматора 1 образуется сумма 11и Е . х у, на выходе суммач 2Я:1вычитателя 2 по выражению (4) - вектор х 11, на выходе переноса старшего разряда его в соответствии с (3) очередное значение о 1 искомого вектора Й, а на управляющие входы 10 и 11 и на входы 14подаются соответственно очередная пара импульсов и зваЭчения очередных разрядов у векторов у . Таким образом, после подачи на входы 10 и 11 и пар импульсов, во втором регистре 8 сдвига и соответствен 1 но на выходе 12 устройства образуются значения,п разрядов искомого вектора . с Если в результате поступления на управляющие входы,10 и 11 -пар им" пульсов значения ф, = О, а после окончания переходного процесса в схеме оказалось, что на одном из выходов переноса старшего разряда первого сумматора 1 образовался единичный сигнал, то он через элемент ИЛИ 7 поступает на вход младшего разряда, второго сумматора 1 , благодаря чемустановится равным единице. Кроме того, этот сигнал через второй вход и первый выход блока 6 анализа поступает на второй управляющий .вход сумматоравычитателя 2, настраивая его тем самым в соответствии с (5) на вычитание. Далее вычислительный процесс продолжается аналогично вышеописанному. Если в результате прступленияпар импульсов значение М = 1, а после окончаСоставитель А. Стасюкласенко Техред С,Мигунова Корректор С. Шекмар Редактор А. В Заказ 3217/46 Тираж 706 ВНИИПИ Государстве по делам изобрет113035, Москва, ЖПодписноеного комитета СССРний и открытийРаушская наб., д. илиал ППП "Патент", г. Ужгород, ул. Проектная, 4 9 1013 ния переходного процесса оказалось, что значение в-го разряда (и=1,2. ) первого сумматора 1 равно единице при условии, что значение в-го разряда искомого вектора с 1, также равночединице при равенстве нулю значений всех предшествующих разрядов, т.е. о= о== о = 0,то в этом слу. 1 2 я чае на выходе блока 5 формирования сигнала удвоения образуется единичный 10 сигнал, поступающий на первый вход блока 6 анализа и первый управляющий вход сумматора-вычитателя 2. Благодаря этому вектор с 1 ), поступающий с выхода блока 4 формирования вычи" 15 таемого на второй вход сумматора-вычитателя 2, сдвигается в нем в сторону старших разрядов на один разряд и выражение (4) реализуется соответственно с удвоенным вектором о, 20ч (1+11 При этом, если на выходе переноса старшего разряда сумматора-вычитателя 2 образуется единичный сигнал, то он после подачи импульса на первый управляющий вход 10 поступает через 25 третий выход блока 6 анализа на вход младшего разряда второго сумматора 12,79 1 От.е. в этом случае к значению сК = 1добавляется еще единица, очередноезначение 01+ = О, а на первом выходеблока 6 анализа образуется единичныйсигнал, неустраивающий сумматор-вычитатель 2 на вычитание. бслй на выходе переноса старшего разряда сумматора-вычитателя 12 образовался нулевой сигнал, то после поступления импульса на первый управляющий вход 1 Она втором, третьем и первом выходахблока 6 анализа образуются соответственно единичный и нулевые сигналы,что соответствует с + = 1, к значению а= 1 ничего не добавляется, асумматор-вцчитатель 2 настраиваетсяна. сложение. После этого. вычислительный процесс продолжается аналогичновышеописанному,Преимущество предлагаемого устройства перед прототипом заключаетсяв том, что оно позволяет осуществлятьвычисление квадратного корня иэ суммыпарных произведений, в то время,какв прототипе осуществляется лишь вычисление квадратного корня иэ суммыквадратов операндов