Устройство управляемой задержки импульсов

(23) Приоритет -Государственный комитет СССР по делам изобретений и открытийДата опубликования описания 3001.83(54) УСТРОИСТВО УПРАВЛЯЕМОЙ ЗАДЕРЖКИ ИИПУЛЬСО ойене-вен- т 0два ого цифровогоя существенноная. эависимостовым кодом иприводящаяости времениго кода. Недостатком извест фаэосдвигателя являет нелинейная и немоното между управляющим циф величиной сдвига фазы к нелинейности зависи задержки от управляющ 4. Цель изобретения линейности управления пульсов. Поставленная цель тем, что в устройство фазосдвигатель, состо рователя одиночных импобеспечениезадержкой имостигаетсясодержащеещий из Формиульсов, н -Изобретение относится к импульсной технике и может быть использовано в измерительной, приемной, передающей технике, в устройствах вычислительной техники для формирования сдвига или задержкиИзвестно устройство управляем задержки импульсов; содержащее г ратор счетных импульсов, четыре тиля, два реверсивных счетчика, дешифратора, два триггера и две входные клеммы 11.Недостатком данного устройства является необходимость предварительной установки перед каждым импульсом требуемой величины задержки. Кроме того, в устройстве отсутствует возможность управления задержкой цифровым кодом и восстановления импуль- сов при сбоях.Наиболее близким по технической сущности является цифровой Фаэосдвигатель, стоящий из Формирователя одиночных импульсов, л -разрядных сдвигающего регистра, буферного регистра и дешифратора, а также 3 -триггера и сумматора по модулю два, причем тактовые входы Формирователя .одиночных импульсов, сдвигающего регистра и В -триггера соединены вместе и подключены к генератору тактовых импульсов, выходы буферного регистра подключены к входам параллельной записи сдвигающего регистра,выходы которого соединены с входамидешифратора, выход деваифратора подключен к 0 -входу триггера, выходкоторого подключен к одному из входов сумматора по модулю два, два других входа которого соединены с двумя выходами сдвигающего регистра,а выход соединен с входом последовательной записи сдвигающего регистра 12 1.рядных сдвигающего регистра, буферного регистра и дешифратора, а также В -триггера и сумматора по модулю два, в котором тактовые входы формирователя одиночных импульсов, сдвигающего регистра и 0 -триггера 5 соединены вместе и подключены к генератору тактовых импульсов, выходы буферного регистра подключены к входам параллельной записи сдвигаю- щего регистра, выходы которого сое- щ динены с входами дешифратора, выход дешифратора подключен к Х) -входу триггера, выход которого подключен к одному из входов сумматора по модулю два, два других входа которого соедииены с соответствующими выходами сдвигающего регистра, а выход соединен с входом последовательной записи сдвигающего. регистра, введены кольцевой регистр, состоящий из второго и -разрядного сдвигающего регистра, второго п -разрядного.де-. шифратора, второго сумматора по модулю два и второго 1) -триггера а также вентиль, и -разрядлый вычитающий счетчик, элемент ИЛИ-НЕ и ЯЬ -триггер, причем первый вход вен" тиля соединен с тактовыми входами формирователя одиночных импульсов, первого сдвигающего регистра.и первого 0 -триггера, второй вход венти- ЗО ля соединен с выходом. Мэ триггера, выход вентиля .соединен с тактовыми входами вычитающего сЧетчика, второго сдвигающего регистра и второго О -триггера, выходы вычитающего счетчика соединены с входами элемента ИЛИ-НЕ, выход котсрого подключен к Я -входу Рэ-триггера и входу разрешения переписи буферного регистра, выходы второго сдвигающего регистра 40 соединены с входами второго дешифра-. ,тора и с входами параллельной записи буферного регистра, выход второго дешифратора соединен с О -входом второго Й-триггера, выход которого подключен к одному из входов второго сумматора по модулю два, два других входа которогб соединены с двумя выходами второго сдвигающего регистра, а выход соединен с входом после.довательной записи второго сдвигающего регистра, выход первого дешифратора подключен к з-входу . МЪ -триггера и к входам разрешения параллельной записи .вычитающего счетчика и второго сдвигающего регистра. На чертеже представлена принципиальная электрическая схема предла гаемого устройства.устройство управляемой задержки 60 импульсов содержит Фазосдвигатель, состоящий из формирователя 1 одиночных импульсов, буферного регистра 2, сдвигаюцего регистра 3, дешифратор ра 4 Р -триггера 5 и сумматора б 65 по модулю два, кольцевой регистр состоящий из сдвигающего регистра ,7, дешифратора 8, 3 -триггера 9 и сумматора 10 по модулю два, а также вентиль 11, вычитаюций счетчик 12, элемент ИЛЙ-НЕ 13 и йз -триггер 14 причем тактовые входы формирователя 1 одиночных импульсов, сдвигающего регистра 3 и О триггера 5, а также первый вход вентиля 11 соединены вместе, выходы буферного регистра 2 подключены к входам параллельной записи сдвигаюцего регистра 3, выходы которого соединены с входами дешифратора 4, выход дешифратора 4 подключен к О -входу триггера 5, к Р -входу триггера 14 и к входам разрешения параллельной записи сдвигающего регистра 7 и вычитающего счетчика 12,. выход триггера 5, а также два входа сдвигающего регистра 3 подкдючены к входам сумматора б, выход которого соединен с входом последовательной записи сдвигающего регистра 3, второй вход вентиля 11 соединен с выходом й 5 -триггера 14, выход вентиля 11 соединен с такто- выми входами вычитающего счетчика12, сдвигающего регистра 7 и Э -триггера 9, выходы вычитаюцего счетчика 12 соединены с входами элемента ИЛИ-НЕ 13, выход которого подключен к входу триггера 14 и входу разрешения переписи буферного регистра 2, выходы сдвигающего регистра 7 сое-. динены с входами дешифратора 8, выход дешифратора соединен с Э -входом триггера 9, выход которого, а также два выхода сдвигающего регистра 7 соединены с входами сумматора 10, выход которого соединен с входом последовательной записи сдвигающего регистра 7.Входной сигнал подается на вход формирователя одиночных импульсов, на входы параллельной записи вычитаюцего счетчика подается код, управляющий задержкой импульсов входного сигнала, выход первого.дешифратора является выходом устройства.Устройство работает следующкм образом. Входной сигнал (импульс или видеосигнал) поступает на формирователь 1, импульс с выхода. которого разрешает параллельную запись в сдвигаюций регистр 3 кода, храняющегося в буферном регистре 2, Таким образом, при поступлении входного сигнала сдвигающий регистр 3 из любого состояния переходят в состояние К, определяемое кодом, храняцимся в буферном регистре 2.Сдвигающий регистр 3, дешифратор 4, Р -триггер 5 и сумматор б по модулю два образуют замкнутую диск.993457 ной сигнал триггера 14 закроет вентиль 11, после чего поступление тактовых импульсов на счетчик 12, а такае на регистр 7 и 3 -триггер 9 кольцевого регистра 15: прекратит- ся, Кольцевой регистр 15 останется в состоянии, номер которого равен Мс . Цифровой код на выходах сдвигамщего регистра 7, соответствующийэтому состоянию, импульсом с выхода элемента ИЛИ-НЙ 13 перепишется в буферный регистр 2. Теперь при по ступлении очередного входного импуль. са на вход Формирователя 1 одиночных импульсов в сдвигающий регистр 3 запишется код, соответствующий состоянию с номером К-Мбдв, а выходной импульс устройства на выходе давиФратора 4 появится через (Р-Медв) тактов.Таким образом, устройство сформирует выходной импульс с задеракой на (Р-М ) тактов относительно входного импульса, Зависимость величины задержки Тот управляющего кода является линейной-,( с )где То - период тактовых импульсов.Выходной импульс с выхода дешифратора 4 произведет запись кода М. в сдвигающий регистр 7, взведет триггер 14 и запишет в счетчик 12 новое или прежнее значение (если оно не изменилось) управляющего кода МсА 1сАв 1 после чего весь процесс повторяется.Таким образом, предлагаемое устройство обеспечивает линейное управление задержкой импульсов при сохранении всех Функций, присущих прототипу.При отсутствии одного или нескольких количеств импульсов по входной последовательности устройство обеспечивает восстановление пропущенных импульсов с задержкой, определяемой управляющим кодом. Устройство блокирует последовательность импульсов с периодом повторения меньшим, чем (Р-М , ) тактов, или блокирует любой ложный импульс, расположенный к предыдущему ближе, чем на (Р-М ) тактов. При отсутствии входной импульсной последовательности устройство формирует импульсную последовательность с периодом Р тактов, т.е. производит деление частоты тактовых импульсов на Р.При выполнении всех этих Функций значение Р может быть задано произвольным в пределах от 2 до 2 , а значение М может изменяться от О до Р. Устройство управляемой задерж 6 ки импульсов, содержащее фазосдвигаретную систему с Р состояниями, цик-.лически переходящими иэ одного вдругое при поступлении очередногоимпульса на тактовые входы сдвигающего регистра 3, дешифратора 4 итриггера 5 под "состоянием" понимается совокупность и двоичных сигналов на выходе сдвигающего регистра 3). Количество состояний Р всегдаменьше или равно 2 ф и определяется .структурой (логикой) дешифратора 4 и 0номерами разрядов, сдвигающего регистра 3, подключенных к сумматору 6.Дешифратор 4 дешифрует одно изсостояний (обозначим его номер условно через Р). Выходной импульс устройства . (импульс с выхода дешифра.тора 4) вырабатывается через Р-К "тактов после поступления входного,сигнала, что эквивалентно сдвигу илизадержке входной импульсной последовательности при РК тактов.Значение К определяется работойостальной части устройства следующимобразом.Импульс с выхода дешифратора 4производит параллельную запись входного кода М в вычитающий счетчик12, кода Мо в сдвигающий регистр 7и взводит триггер 14, открывающийвентиль. Хх. Совокупность регистра 7дешифратора 8,Э -триггера 9, обраэу 30ющая кольцевой регистр 15, полностьюидентичная совокупности регистра 3,дешифратора 4, Э -триггера 5 и сумматора б, следовательно, также имеетР возможных состояний, циклическипереходящих иэ одного в другое в тойже последовательности, что и в основном фазосдвигателе. Посколькукод Мо соответствует логике дешнфратора 8 (и, следовательно, дешифратора 4), то под действием выходногоимпульса кольцевой регистр 15 всегдапереходит в состояние, обозначенное. нами через Р. Под действием этогоже импульса в вычитающий счетчик 12 45записывается код управления задержкой,Мэ, а сигнал с выхода триггера 14 открывает вентиль .11, которыйначинает пропускать тактовые импуль-.сы на тактовые входы вычитающего 50счетчика 12 и кольцевого регистра 15.Каждый тактовый импульс, прошедшийчерез вентиль 11, уменьшает на .единицу содержимое счетчика 12 и увеличивает на единицу номер состояниякольцевого регистра 15, начиная сномера 1. Содержимое счетчика 12уменьшится до нуля после його, какчерез вентиль 11 пройдет число тактавых импульсов, равное десятичномуэквиваленту двоичного управляющего .кода Мсд, йри этом на всех. выходахсчетчика 12 окааутся нулевые потенциалы и на выходе элемента ИЛИ-НЕФорМула изобретения13 образуется высокий потенциал,который опрокинет триггер 14. Выход 993457тель, состоящий из формирователяодиночных импульсов,-разрядныхсдвигающего регистра, буферного регистра и дешифратора, а такжеР -триггера и сумматора по модулюдва, в котором тактовые входы формирователя одиночных импульсов, сдвигающего регистра и Р -триггера соединены вместе и подключены к входной шине тактовых импульсов, выходыбуферного регистра подключены квходам параллельной записи сдвигающего регистра, выходы которого соединены с входами дешифратора, выходдешифратора подключен к Э -входутриггера, выход которого подключен кодному из входов сумматора по модулю два, два других входа которогосоединены с соответствующими выходами сдвигающего регистра, а выходсоединен с входом последовательнойзаписи сдвигающего регистра, о тл и ч а ю щ е е с я тем, что, сцелью обеспечения линейности управления задержкой импульсов, в неговведены кольцевой регистр, состоящийиз второго и -разрядного сдвигающегорегистра, второго ь -разрядного дешифратора, второго сумматора помодулю два, второго ,Й -триггера, атакже вентиль, П .-разрядный вычитающий счетчик, элемент ИЛИ-НЕ ик 5 -триггер, причем первый вход вентиля соединен с тактовыми входами.формирователя одиночных импульсов,первого сдвигающего регистра и первого Э -триггера, второй вход вентиля соединен с выходом й 5 -триггера,выход вентиля соединен с тактовымивходами вычитающего счетчика, второ 5 го сдвигающего регистра и второгоЭ -триггера, выходы вычитающегосчетчика соединены с входами элемента ИЛИ-НЕ, ВЫХОД КОтсрОГО ПОдКЛй-Счен к Р -входу В -триггера и входу1 О разрешения переписи буферного регистра, выходы второго сдвигающего регистра соединены с входами второгодешифратора и с входами параллельнойзаписи буферного регистра, выход5 второго дешифратора соединен с 0 -входом второго 0 -триггера, выход которого подключен к одному из входоввторого сумматора по модулю два,два других входа которого соединены2 О с двумя выходами второго сдвигающе-.го регистра, а выход соединен с вхо.дом последовательной записи второгоподвигающего регистра, выход первого,цешифратора подключен к ,5 -входу25 кз -триггера и к входам разрешенияпараллельной записи вычитающего счетчикаи второго сдвигающего регистра.Источники информации,принятые во внимание при экспертизе1. Авторское. свидетельство СССР9 573865, кл, Н 03 К 5/153, 1976.2. Авторское свидетельство СССРпо заявке Р 2968827/18-21кл. Н 03 К 5/13, 1980