Устройство для контроля выполнения программ

(Н) 0746 51) 4 ГОСУД АРСПО ДЕЛ Я ТВУ 4 е ННЫЙ КОМИТЕТ СССРОБРЕТЕНИЙ И ОТКРЫТИИ ОПИСАНИЕ ИЗ А ВТОРСКОМУ СВИДЕТЕ(56) Авторское свидетельство СССР В 798851, кл. С 01 Р 11/28, 1978.Авторское свидетельство СССР У 1176336, кл, 6 06 Р 1/28, 1985. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ВЫПОЛНЕНИЯ ПРОГРАММ(57) Изобретение относится к цифровой вычислительной технике и может быть использовано для выявления ошибок функционирования оборудования ЭВМ в процессе выполнения программ,Устройство содержит два счетчика врмени 1 и 2, дешифратор 3 адреса, дватриггера 9 и 21, четыре элементаИ 10,1,12 и 22, элементы ИЛИ 12 иИЛИ-НЕ 18, два регистра 13 14 меткиперехода, регистр 5 .контрольной метки, две схемы сравнения 16 и 13,элемент задержки 20 и блок 23 индикации, Работа устройства основанана одновременном контроле временивыполнения программы сегментов и переходов между ними, Устройство выдает сигнал ошибки, если время выполнения сегмента превышает установленное или осуществляется запрещенныйпрограммный переход, 2 ил,130741Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных иуправляющих системах для контролявыполнения программ, 5Цель изобретения - сокращение аппаратурных затрат.На фиг. 1 представлена структурная схема устройства; на фиг. 2 -графа контролируемой программы, 1 ОУстройство содержит первый 1 ивторой 2 счетчики времени, дешифратор 3 адреса, адресный вход 4 устройства, вход 5 разрешения записи контроля устройства, информационныйвход 6 устройства, вход 7 начальнойустановки устройства, тактовый вход8 устройства, первый триггер 9, элементы И 10-12, первый 13 и второй 14регистры метки перехода, регистр 15 20контрольной метки, первую 16 и вторую 17 схемы сравнения, элементИЛИ-НЕ 18, элемент ИЛИ 19, элемент20 задержки, триггер 21 прерывания,четвертый элемент И 22, блок 23 индикации, выход 24 фиксации неисправности в программе результата контроляустройства и информационный выход 25.Устройство осуществляет контрольвыполнения программ для синхронныхвычислительных систем, в которыхвремя выполнения команд может измеряться в периодах синхронизирующегогенератора,Для контроля берется готовая полкостью отлаженная программа, представляющая собой некоторую последовательность команд, которая разбивается на тестируемые участки-сегменты. Равномерность сегментов и их 40количество определяется разрядностьюиспользуемых в устройстве счетчиковвремени, регистров, а также сред"ним временем выполнения команд процессором, 45Каждому из сегментов ставится всоответствие метка х и список вида(Т, дт, М М ), где Т,1 - минимальное время выполнения -го сегмента; дт,; - разность между максимальным и минимальным временем выполнения -го сегмента; М и М- соответственно первая и вторая меткивозможного программного перехода из1-го сегмента. Ограничение на количество меток перехода вытекает из числа используемых в устройстве регистров метки перехода. Времена Т; и 60 2лт; вычисляются на основании временвыполнения команд, входящих в 1.-йсегмент и связей между ними.Для графа программы, приведенногона фиг. 2, где вершинами являютсяпрограммные сегменты, а ребрами -возможные переходы между сегментами,можно составить следующие списки;1 : (Т дт;, 2, 2);3: (Т, фт45) 14: (Т ДТ 1, 2, 6)151 (Т, дт, 3, 7) 16: (Т, дт 5, 7);7: (Т лт 2, 8);Контроль в устройстве сводится кодновременной проверке длительностивыполнения программных сегментов исоответствия выполняемым переходовграфу, при этом разрешаются переходы только между смежными вершинами(Сегментами) при выполнении условияТг.;Т+ Лт;, где С; - время,фактически затраченное на выполнение -го сегмента, в противном случае устройство выдает в вычислительную систему сигнал ошибки,Устройство работает следующимобразом,Перед началом контроля устройство устанавливается в исходное состояние подачей на вход 7 начальнойустановки нулевого импульса сброса,который устанавливает триггер 9 итриггер 21 прерывания в "0", Приэтом элемент И 10 переходит в закрытое состояние, что препятствует прохождению тактовых импульсов с входа8 устройства на счетные входы первого 1 и второго 2 счетчиков времени.Устройство по отношению к вычислительной системе является внешним,Связь между устройством и вычислительной системой осуществляется через интерфейсную магистраль, Программно доступными по выводу блокамив устройстве являются первый 1 ивторой 2 счетчики времени, регистры13 и 14 метки перехода и регистр 15контрольной метки, т,е, каждому изперечисленных блоков соответствуетсвой программно неизменяемый номер(адрес), указываемый в команде вывода,Начало каждого программного сегмента обозначается программным обращением к первому 1, второму 2 счетчи.кам времени, а также первому 13 ивторому 14 регистрам метки перехода,в которые заносятся целочисленные параметры, характеризующие соответственно Т, аТ, М;, М 11 5Конец каждого программного сегмента обозначается программным обращением в регистру 15 контрольнойметки, при котором на вход б данныхустройства выставляется код, определяющий метку, достигнутую в резуль-.тате выполнения рассматриваемогосегмента,При программном обращении к первому счетчику 1 времени на адресном 15входе 4 устройства появляется адресданного счетчика, сопровождающийсяуправляющим сигналом на входе 5 разрешения записи устройства. Управляющий сигнал разрешает работу дешифратора 3 адреса, который вырабатывает на своем первом выходе сигнал,разрешающий запись с входа 6 данныхустройства код временного интервалаТ. в первый счетчик 1 времени и пе 1реводящий триггер 9 по входу 3 вединичное состояние, На выходе триггера 9 появляется сигнал "Начало цикла контроля",Аналогично записи в первый счетчик 1 времени производится записьвременного интервала дТ; во второйсчетчик 2 времени сигналом с второговыхода дешифратора 3 адреса, а также запись кодов меток М;1 и М, соответственно в первый 13 и второй 14регистры метки перехода по сигналамс третьего и четвертого выходов дешифратора 3 адреса,Сигнал "Начало цикла контроля" 40открывает элемент И 10, который разрешает прохождение тактовых импульсов с тактового входа 8 устройствачерез открытый элемент И 10 и элемент И 11, открытый повторому входу 45единичным потенциалом с выхода пере-полнения первого счетчика 1 времени,Тактовые импульсы с выхода элементаИ 1 1 поступают на счетный вход - 1первого счетчика 1 времени, содержи-. 50мое которого уменьшается по мере выполнения команд контролируемого прог.раммного сегмента, Когда первый счет.чик 1 времени обнулится, сигнал обратного переноса с его выхода зак 55рывает элемент И 11 и открывает поинверсному входу элемент И 12, черезкоторый тактовые импульсы проходят 1307460 4на счетный вход - 1 второго 2 счетчика времени, содержимое которогоуменьшается на единицу с приходомкаждого тактового импульса,СигналКонец цикла контроля"форьируется на пятом выходе дешиФратора 3 адреса при программномобращении к регистру 15 контрольнойметки, при этом ранее на входе 6данных устройства выставляется кодметки сегмента, достигнутого в результате выполнения контролируемого сегмента, Сигналом "Конец циклаконтроля" триггер 9 по входу К устанавливается в нулевое состояние,что закрывает путь прохожденйютактовых импульсов через элементИ 10 на счетный вход второго счетчика времени, Одновременно переднимфронтом сигнала "Конец цикла контроля" происходит запись состояниявхода В триггера 21 прерывания наего выход.Код метки, выставленный на вход бданных устройств при программном обращении к регистру 15 контрольнойметки, подается на его информационные входы, а также на первые информационные входы первой 1 б и второй17 схем сравнения, на вторых информационных входах которых присутствуютзанесенные ранее в первый 13 и второй 14 регистры метки перехода кодыМ, и М. Если выставленный на вхо-де 6 данных устройства код меткисовпадает хотя бн с одним кодом,записанным в первой 13 или второй 14регистры метки перехода, то на выходе элемента ИЛИ-НЕ 18 появляетсянулевой логический потенциал, в противном случае - единичный потенциал,Если дешифратор 3 адресов обнарулявает признак конца сегментараньше, чем обнуляетсяпервый счетчик 1 времени (что соответствуетвыполнению сегмента за время меньшеТ;), то на первом входе элементаИЛИ 19, а следовательно, и на входе Э триггера 21 прерывания в мо-мент фронта сигнала Конец циклаконтроля" присутствует единичиыйлогический потенциал, что приводитк переключению триггера 21 прерывания в единичное состояние, выстав- лению на выходе 24 устройства сигнала ошибки и включению блока 23индикации. Так как переключениетриггера 21 прерывания происходи13074раньше появления на втором входеэлемента И 22 импульсного сигнала свыхода элемента 20 задержки, то навыходе элемента И 22 сохраняетсянулевой логический потенциал.Если дешифратор 3 адреса обнаруживает конец проверяемого сегментапосле обнуления первого счетчйка 1времени и до обнуления второго счетчика 2 времени (что соответствует 10выполнению сегмента за время Т; (. ( Т, + л Т, ), то при правильно выполненном меточном переходе, на выходе элемента ИЛИ 19 и, следовательно, на входе П триггера 21 прерывания в момент фронта сигнала "Конеццикла контроля" присутствует нулевой логический потенциал, что не приводит к переключению триггера 21прерывания, Через некоторое время 20с выхода элемента 20 задержки навторой вход элемента И 22 поступитзадержанный на время переключениятриггера 21 прерывания сигнала, Таккак на первый вход элемента И 22 с 25инверсного выхода триггера 21 прерывания подается единичный потенциал, то на выходе элемента И 22появляется сигнал записи информациис входа 6 данных устройства в регистр 15 контрольной метки, Такимобразом, по содержимому регистра 15контрольной метки, выставленному наинформационном выходе 25 устройства, можно однозначно определить последнюю правильно выполненную меткусегмента, что дает возможность осуществления рестарта программы привозникновении сбоя оборудования,При неправильно выполненном переходе из сегмента в сегмент на выходеэлемента ИЛИ-НЕ 18, втором входе ивыходе элемента ИЛИ 19, а следовательно, и на входе П триггера 21прерывания появляется единичный 45потенциал, который по фронту сигнала "Конец цикла контроля" вызываетпереключение триггера 21 прерывания,выставление сигнала ошибки на выходе 24 устройства и выключение блока 5023 индикации,Если второй счетчик 2 времени обнуляется до обнаружения дешифратором3 адреса признака конца сегмента(что соответствует выполнению программного сегмента за время, большее Т; + ЙТ,1), то нулевой импульссигнала обратного переноса с выхода второго счетчика 2 времени посту 60 6пает на вход установки триггера 21прерывания в единичное состояние,что приводит к его переключению,выставлению сигнала ошибки на выходе 24 устройства и выключению блока 23 индикации.Таким образом, устройство выдаетсигнал ошибки, если измеренное время вы.полнения программных сегментов меньшеили больше расчетного или возникаетпопытка выполнить запрещенный переходмежду сегментами,Формула изобретенияУстройство для контроля выполнения программ, содержащее первый и второй счетчики времени, дешифратор адреса, первый триггер, четыре эле-мента И, элемент ИЛИ, регистр контрольной метки, первый регистр метки перехода, первую схему сравнения, причем группа информационных входов устройства соединена с группами информационных входов первого и второго счетчиков, первого регистра перехода, регистра контрольной метки и с первой группой информационных входов первой схемы сравнения, выход первого триггера и тактовый вход устройства соединены соответственно с первым и вторым входами первого элемента И, выход которого соединен с первым входом второго и прямым входом третьего элементов И, выходы первого и второго элементов И соединены со счетными входами соответственно первого и второго счетчиков времени, выход переполнения первого счетчика времени соединен с вторым входом второго элемента И, инверсным входом третьего элемента И и первым входом элемента ИЛИ, группа адресных входов устройства соединена с группой информационных входов дешифратора адреса, вход разрешения контроля устройства соединен со стробирующим входом дешифратора адреса, первый выход которого соединен с входом записи первого счетчика времени и входом первого триггера, второй и третий выходы дешифратора адреса соединены с входами записи соответственно второго счетчика времени и первого регистра метки перехода, вход начальной установки устройства соединен с входом установки в "0" первого триггера, четвертый выход дешифратора адреса соединен с К-вхо1 3074 Составитель И. СигаловРедактор Л, Пчолинская Техред Л.Олейник Корректор А Ильи з 1634/49 ВНИИПИ Гос по дела 113035, МосквТираж 673арственного комитета СССРизобретений и открытийЖ, Раушская наб д, 4/ одписное ака роизводственно-полиграфическое предприятие, г. Ужгород, ул. Проектная дом первого триггера, выход четвертого элемента И соединен с входомзаписи регистра контрольной метки,группа информационных выходов которого является группой выходов результата контроля устройства, группа информационных выходов первогорегистра метки перехода соединена свторой группой информационных входов первой схемы сравнения, о т - 10л и ч а ю щ е е с я тем, что, сцелью сокращения амплитудных затрат,в него введены второй регистр меткиперехода, вторая схема сравнения,элемент ИЛИ-НЕ, элемент задержки 15и второй триггер, причем вход начальной установки устройства и выход переполнения второго счетчика соединены соответственно с нулевым и единичным входами второго триггера, 30группа информационных входов устройства соединена с первой группой входов второй схемы сравнечия и группой 60 8информационных входов второго регистра метки перехода, пятый выход дешифратора адреса соединен с входом записи второго регистра метки перехода, группа выходов которого соединена с второй группой второй схемы сравнения, выходы равенства первой и второй схем сравнения соединены с первым и вторым входами элемента ИЛИ-НЕ, выход которого соединен с вторым входом элемента ИЛИ, выход которого соединен с информационным входом второго триггера, первый выход дешифратора адреса соединен стактовым входом второго триггера и через элемент задержки - с первым входом четвертого элемента И, инверсный выход второго триггера соединен с вторым входом четвертого элемента И, прямой выход второго триггера является выходом фиксации неисправности в программе устройства.