Устройство для автоматического контроля цифроаналогового преобразователя

О П .И С А Н И Е п 1981944ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик(53)м. Кл. 605 В 2 М 02 евауаарствеией комитет СССВ ао аоак изобретеиий и открытийОпубликовано 15.3.2.82. Бюллетень46 Дата опубликования описания 15.12.82 .(54) УСТРОЙСТВО ДЛЯ АВТОМАТИЧЕСКОГО КОНТРОЛЯ БИФРОАНАЛОГОВОГО ПРЕОБРАЗОВАТЕЛЯИзобретение относится к автоматике и вычислительной технике и может быть, использовано для автоматического контроля работоспособности электронных устройств систем автоматики, регулирования и управления. в частности для определения отказов в устройствах со ступенчатым изменением выходного сигнала.Известно устройство для контроля цифровых схем, содержащее задатчик тестов, блок сравнения, блок ввода 1. Недостатком данного устройства является ограниченная область применения вследствии невозможности контропя цифроаналоговых преобразователей.Наиболее близким техническим решением к изобретению является устройство для контроля радиоэлектронных блоков, содержащее компаратор, дифференциатор, индикатор2 ,Недостатком данного устройства является низкая точность контроля вследствие того, что его абсолютная погрешность определяется величиной ступеньки,выходного напряжения генератора эталонного ступенчатого напряжения.Бель изобретения - повышение точности контроля.5Поставленная цель достигается тем,что в устройство для автоматическогоконтроля цифроаналогового преобразователя, содержащее дифференпиатор, компара 10 тор и индикатор введены формироватмьимпульсов, логический блок и элементИЛИ, соединенный выходом со входом ин. дикатора, первым входом через компаратор - с выходом дифференциатора и свходом формирователя импульсов, соединенного выходом с первым входом логического блока, выход которого подключен квторому входу элемента ИЛИ, второйвход - к входу контролируемого преобра 20зователя, соединенного выходом с входомдифференциатора,Причем логический блок содержитэлемент ИЛИ-НЕ, элемент ИЛИ ИСКЛЮ44 4Дифференциагор 3 фиксирует любыескачки Выходного сигнала контролируемого преобразователя в виде импудьоов,амплитуда которых пропорпиональна величине скачков сигнала источника,При контроле преобразователя 1 допускается, что сбой в работе реверсивного счетчика этого преобразователя можетпроизойти только в младшем разряде,Сбой в работе преобразователя 1, например, из-за сбоя в любом разряде егосчетчика контролируемого устройстваприВОдит к тОму, что ВыходнОЙ сигналего имеет увеличенный скачок, что выязпяется коьшаратором 4 в виде иъшульса на его выходе (см, фиг. Зпоз. 3, 4р момент 4, 5). Далее Выделенный импульс, пройдя через элемент ИЛИ 7,поступает на индикятор 8 и фиксируетсякак неисправность контролируемого устроЙства,Одновременно любые скачки выходногосигнала контролируемого преобразователя1, вьивдение диффереппиатором 3, поступают на вход формирователя 5 и преобразуются в нормированные короткиеЛОГИЧЕСКИЕ ИМПУДЬСЫ,Далее получе 1 п 1 ые логические ющудьсы поступают на вход логического блока 6, работающего по следующему алгоритму.При отсутствии ипщиирующих команднък сигналов со входа 2 скачки выходного,.сигнала контролируемого преобразовате-ля 1 (а, следовательно, и импульсы наВыходе формирователя 5) должны соответствовать. Любой ложный скачок, например в момент 1 (фиг. 3), свидетельс твует о неисправности контролируемогопреобразователя 1,. Отмечается в видедогического сигнала отказа на выходеблока 6 и, пройдя по второму входу логического элемента ИЛИ, фиксируетсяиндикатором 8.При появлении книпиирующего команд-ного сигнала логический блок 6 формируетсигнад отказа, если будет пропечен хотябы один скачок в течение времени сушествования командного сигнала (например в момент , , 6 на фиг. 3).Указанный алгоритм обесйечивается логическим блоком 6.Логический блок 6 работает сдедующим образом,При отсутствии инициирующего команддого сигнала на входе 2 выходтриггера 11 устанавливается (логическим сигналом ф 1" на входе 5 триггера11) в состояние логической ф 1 ф, что 3 981 ОЧИТЕЛЬНОЕ, первый и второй одновибраторы, первь 1 Й и второй элементы ИЛИ, первый и второй здементы И, триггер, соеДИНЕ 1 ПЫЙ Б -ВХОДОМ С ВЫХОДОМ ЭЛЕМЕН,та ИЛИЖ, прямым выходом с первым 5входом первого элемента ИЛИ, соединенного вторым Входом с вторым входомлогического блока, Входом первого одновибратора, первым входом элементаИЛИ-НЕ и первым входом элемента ИЛИИСКЛКЧИТЕИ.КОЕ, соединенного выход=дОм с ВыхОдом дОгическ 01 О блОка, Вто-.рым входом с выходом первого элемента И, соединенного непосредственно перВым Входом .с вторым Входом элементаИЛИ-НЕ, а через Второй одновиоратор сВыходом второго элемента И, соединенНОГО ПЕРВЫМ ВХОДОМ С ВЫХОДОМ ПЕРВОГОэлемента ИЛИ и вторым входом первогозлам;:н а И Вторым Входом В 1 1 ходоьх Н;оры о элемента ИЛИ, первыи ьъот ь,оторого подключен к выходу первого одноВцбратора и-Входу три 1 Гера, второйВход - к первому входу доги хсского блока Р 5Иа фиг, 1 приведена 611 ок-схема стройства, па фиг, 2 = принпипиальная схе-ма логического бдокя на фиг, 3 - Временные диагрюмы работы устройства,Устройс 1 ВО ддя контроля преобразова зйтеди 1 содержит вход 2, дифференщжтор3, компаратор 4, формирователь иьшульсов,1. логический бдок 6 элемент ИЛИ7, 1 пдикатор 8, первый 9 и Второй 10одновибраторы, триггер 11, Второй 12 ипервый 13 з 11 ементы ИЛИ, Второй 14 ипервый 16 элементы И здемент ИЛИ Щ 16 з 1 емент ИЛИ ИСКЛЮЧИТЕЛЬНОЕ 17.Устройство работает следу 1 оипш образом 46Контролируемый преобразователь 1содержит, например, двоичный счет пп ипреобразователь двоичный код-напряжениеи работает следующим образом: при ОтсутстВии инициирующих командных сигнадов на входе 2 выходной .сигнал контродируемого преобразователя имеет неизменное постоянное значение (на дюбом уровне во всем диапазоне работы контролируемого источника); при появлении инишпщГющего командного сигнала ( прибавить-убавитьф) выходной сигнал сразуже (например, в интерваде периода следования тактовых импульсов счетчикаконтролируемого преобразователя) начи 55пает изменяться ступенями строго дозированной величины, соответствующей, например, младшему разряду счетчикаконтродируемого преобразователя,о годности преобразователя 1 на каждом из тактов изменения его выходного сигнала, причем точность контроля определяется Бе иагом квантования эталонного сигнала, а чувствительностью компаратора 4 и может быть в зависимости от его выполнения сушественно повышенаТаким образом, введение блоков 5, 6 повьшает точность контролч выходного ступенчато-меняюшегося напряжения преобразователя1. 1. Устройство для автоматическогоконтроля цифроаналогового преобразомтеля, содержащее дифференциатор, компаратор и индикатор, о т л и ч ао ш ее с я тем, что, с целью повышеня точности контволяр В устроиство Введеныформирователь импульсов, логический блок и элемент ИЛИ, соединенный выходом с входом индикатора, первьп. входом через компаратор - с выхопом дифференщатора и с входом формирователя жпчьсов соединенного выходом с первьм,Фьходом логического блока, выход которого подключен к второму входу элемента ИЛИ, второй вход - к входу контролируе. мого преобразомтеля, соединеьпого выходом с входом дифференпиатора.2, Устройство по и, 1, о т л и ч а - ю ш е е с я тем, что логический блок содерж 1 т элемент ИЛИ-НЕ, элемет ИЛИ ИСКПОЧИТЕЛЬНОЕ, первьп и второй одновибраторы, первый и второй элема- ты ИЛИ, первый и второй злементь И и триггер, соединенный Ь -входом с выходом элемента ИЛИ-НЕ, прямым вьходом - с первым входом первого элемента ИЛИ, соединенного вторым входом с . Вторым вхопом логического блокавходом первого одновибратора, первым Входом элемента ИЛИ-НЕ. и с первьл входом элемента ИЛИ ИСКЛЮЧИТЕЛЬНОЕ, сое-ДИНЕННОГО ВЫХОДОМ С ВХОДОМ ЛОГИЧЕСКО- го блока, вторъм входом - с выходом первого элемента И, соединенного непосредственно первым входом с Вторым входом элемента ИЛИ-НЕ, а через второй одновибратор - с выходом второго элемента И, соединенного первым, входом1 Л Пт, с выходом первого элемента ИЛА п с вторым входом первого элемента И, вторым входом - с выходом второго элемента ИЛИ, первый вход которого под.ключен к выходу первого одновибратора 3 5 О 8194позволяет логическому элементу И 14пропустить любой ложный импульс поВходу (т,е, выходной сигнал формиром;теля 5) через логический элемент ИЛИ12 и запустить одновибратор 10. Им- . %пульс с выхода одновибратора 10, пройдя через логический элемент И 15, поступает на один из видов логическогоэлемента ИЛИ ИСКЛ 10 ЧИТЕЛЬНОЕ 17,на другой вход которого подается сигнал входа 2. На выходе элемента 17формируется импульс отказа при несов-.падении сигналов на его входах,При проявлении инициируюшего командного сигнала на вход 2 запускается опо 15вибратор 9. Короткий логический импульсс выхода одновибратора 8 проходиг перез логические элементы 12 и 14 изапускает одновибратор 10 (независимо20от того, имеются ли скачки сигнала,контролируемого пр",)бразователя 1, т.е.появляются ли импульсы на входе О ).Нормально функциоируюший контролируемый. преобразомтель 1 должен сразу же25скачками изменять свой выходной сигнал.Поэтому периодически (например, с тактовой частотой работы счетчика преобразомтеля 1) по входу О должны поступать импульсы, свидетельствуюшие о наличии скачков выходного сигнала преоб 30разомтеля Й, и поддерживать логическийсигнал 1 на выходе одновибратора 10.В случае же пропуска иьпульса по входу Ф, например, в момент(нафиг, 3) одновибратор 10 через заданное Зз. время на своем выходе устанавливает (вмомент , ) логический сигнал 0.При этом несовпадение сигналов навходах логического элемента 17 приводит к формированию на его выходе сигнала отказавНаличие логического элемента ИЛИ-НЕ16, связанного своим входом с выходомодновибратора 10, необходимо для того,чтобы не появился ложный сигнал отказа 4 Бв момент снятия инициируюшего командного сигнала со входа 2, пока одновибратор 10 не установит на своем выходелогический сигнал 0 (фиг, 3, поз, 1013 в период ;- Ас ) ЫТаким образом, блок 6 контролирует. аличие необходимого количестмступенек" выходного сигнала преобразова.теля и обнаружимет пропадание или до%5бавлениеступенек. В то же время ком- .паратор 4 контролирует амплитуду кандойступеньки. Наличие сигнала годности с блоков 6 и 4 свидетельствует формула изобретения7 981944и р -входу триггера, второй вход - кпервому входу логического блока. Яо Источники информапни принятые во внимание при экспертизе81. Авторское свидетельство СССР498619, кл. 6 О 5 В 23/02, 1971,2. Авторское свидетельство СССРф 526861 кл 05 8 2 З 02 197 З