Устройство для контроля распределителя

ОПИСАНИИ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик(22) Заявлено 19.11. 80 (21) 3007077/18-2 чс присоединением заявки(51)М. Кл. 06 Е 11/16 еударствакный квинт СССР о делам изобретений и открытия72) Автор изобретения В. Г. Глебо 71) Заяви ОЙСТВО ДЛЯ КОНТРОЛ ПРЕДЕЛИТЕЛ сигн Изобретени и вычислит падают их вых и к автоматиике и можетнтроля распре относи ьной т но для л спользолей. е Известно устройство для проверкилогических схем, содержащее устройство для генерирования контрольных сигналов, подаваемых на входные контакты проверяемой схемы, которое включает логическую схему, полностью идентичную проверяемой, и функционируют заве домо правильным образом; коммутационное устройство, которое предназначено для того цтобы подавать проверочные сигналы, вырабатываемые устройствомконтрольных сигналов, одновременно на входные контакты проверяемого устройства и устройства эталонного, устройство логического сравнения, подключенное к выходным контактам проверяемое логической схемы и эталон ной логической схемы, которое осуществляет проверку того, совпадают Недостаток этого устройства - необходимость использования эталонной логической схемы полностью аналогичной проверяемой схеме, причем, при возникновении одновременных идентичных сбоев в эталонной и контролируемой схемах указанные сбои не обнаруживаются.Наиболее близким по технической сущности является устройство, содержащее входной регистр, сдвиговый регистр, узел индикации, формирователь импульсов, два триггера и две схемы запрета (И), которое обеспечивает локализацию неисправностей элементов памяти распределителя в режиме обработки информации как при наличии в нем устойчивого отказа, так и при наличии сбоя 12.Однако в известном устройстве недостаточная достоверность контроля9 ч 2026 25 36 Э 5 4 О 5 О 55 3Цель изобретения - повышение достоверности контроля.Поставленная цель достигается тем, что в устройство для контроля распределителя, содержащее два триггера, два элемента И-НЕ, причем выход первого элемента И"НЕ соединен" с установочным входом первого триггера, выход второго триггера соединен с первым входом второго элемента И-НЕ, введен элемент НЕ, элемент И элемент 2-2 И-ИЛИ-НЕ, элемент задержки, третий триггер и блок Формирования остаточного кода по модулю три, входы которого соединены соответственно с выходами контролируемого распределителя, выход нулевого разряда которого соединен с установочным входом второго триггера и входом элемента НЕ, выход которого соединен с входом сброса третьего триггера, прямой выход которого соединен с первым входом элемента 2-2 И"ИЛИ-НЕ, выход которого соединен с вторым входом второго элемента И-НЕ, выход которого соединен с первым входом первого элемента И-НЕ, второй вход которого соединен с выходом элемента задержки, вход которого соединен с выходом элемента И, с синхровходом контролируемого распределителя и с счетным входом третьего триггера, инверсный выход которого соединен с вторым входом элемента 2-2 И-ИЛИ-НЕ, третий вход которого соединен с выходом первого разряда блока формирования остаточного кода по модулю три, выход второго разряда которого соединен с четвертым входом элемента 2-2 И-ИЛИ-НЕ, инверсный выход первого триггера соединен с первым входом элемента И, второй вход которого является синхровходом устройства, выход которого соединен с прямым выходом первого триггера.На Фиг.1 приведена схема устройст ва на фиг.2 - временная диаграмма.Устройство содержит контролируемый распределитель 1, блок 2 Формирования остаточного кода по модулю три, элемент 2-2 И-ИЛИ-НЕ 3, элемен И-НЕ Й, триггер 5, элемент НЕ 6, триггер 7, элемент И-НЕ 8, элемент 9 задержки, триггер 10, элемент И 11, синхровход 12 устройства,Устройство работает следующим образом. 4Перед началом проверки распределитель 1, триггеры 5, 7 и 10 устанавливаются в нулевое состояние,цепи сброса на схеме не показаны,При этом на нулевом выходе блока 2 формирования остаточного кода по модулю три устанавливается уровень логической единицы, на первом и втором выходах данного блока устанавливаются нулевые логические потенциалы (блок 2 сигнализирует о фактическом или мнимом обнулении элементов памяти распределителя 1), напрямом выходе триггера 10 присутствует нулевой логический потенциал,являющийся признаком исправности контролируемого распределителя, одновременно уровень логической единицы синверсного выхода данного триггера поступает на вход элемента И 11,тем самым разрешая поступление вустройство по второму входу указанного элемента тактовых импульсов.приходом первого тактового импульса по его заднему фронту (всетриггеры устройства и распределительпе 1 еключаются при подаче на их импульсные входы перепада "Логическаяединица - логический нуль") срабатывает распределитель 1, на выходемладшего разряда которого при этомпоявляется уровень логической единицы,При этом на нулевом выходе блока2 возникает нулевой логическийпотенциал, на первом выходе - единичный логический потенциал и навтором выходе сохраняется нулевойлогический потенциал, причем триггер 5 остается в исходном состоянии,так как разрешающий переключениетриггера единичный потенциал поступает на его вход сброса с выходаэлемента НЕ 6 после завершения первого тактрвого импульса.При изменении потенциала на нулевом выходе блока 2 с единичногоуровня на уровень логического нуляпроисходит запуск триггера 7, который подает положительный потенциална вход элемента И-НЕ 1, разрешая темсамым прохождение информации элементу 2-2 И-ИЛИ-НЕ 3 на выход устройства. На элементе И-НЕ 8 осуществляется опрос состояния элемента И-НЕ 1 задержанными на элементе задержки 9 тактовыми импульсами, причем к моменту прихода первого задержанного им592026 6пульса в случае правильной работы мент сбоя, или чуть позже (в случае, распределителя 1 на выходе элемента если сбой не повлиял на изменение И-НЕ ч присутствует нулевой потен- текущего модуля блока 2) . происхоциал, вследствие наличия единичного дит расхождение, рассинхрониэация потенциала на выходе элемента 2-2 И информации триггера 5 и выходов бло ИЛИ-НЕ,3ка 2, при этом на выходе элементаВ указанном случае на входе уста-2 И-ИЛИ-НЕ 3 появляется нулевой лоновки в единичное состояние триг- гический уровень, который через элегера 1 О постоянно имеется единичный мент И-НЕпоступает уровнем лопотенциал, триггер 10 обнулен и на .1 в гической единицы на вход элемента его выходе присутствует сигнал логи- И-НЕ 8, разрешая тем самым прохождеческого нуля, который является ние через нее задержанных тактовых признаком исправности распределителя. импульсов. При этом соответствующий Второй тактовый импульс устанавливает задержанный тактовый импульс прохоуровень логической единицы на выхо дит элемент И-НЕ, 8 и запускает тригде второго разряда распределителя и гер 10, на прямом выходе которого переключает триггер 5 в единичное появляется положительный потенциал, состояние. При этом блок 2 вырабаты- являющийся признаком неисправности вает уровень логической единицы на контролируемого распределителя. С втором выходе и нулевые уровни на 20 инверсного выхода триггера 10 в нулевом и первом выходах. этом случае нулевой логический уроС приходом последующих тактовых вень поступает на вход элемента И импульсов в случае отсутствия сбоев . 11, что блокирует поступление на или устойчивых отказов в элементах вход устройства последующих такто" памяти распределителя 1 состояние 25 вых импульсов и зафиксирует состоя- триггера 5 второго и первого выходов ние распределителя 1 в момент сбоя. разряазрядов блока 2 синхронно изменя- Ори отсутствии обнуления или запусются таким образом, что уровень ка распределителя 1 тактовыми имлогической единицы поочередно воз- пульсами на нулевом выходе блока 2 никает на выходе второго разряда блоне будет единичного потенциала или ка 2 на прямом выходе триггера 5, на наоборот, единичный потенциал бувыходе первого разряда блока 2 и ин- дет присутствовать постоянно, заверсном выходе триггера 5 и т,д, в пуск триггера 7 не произойдет и соответствии с таблицей состояния. на входе элемента И-НЕ 8 будет приПри правильнои ра оте распредб аспредели- у сутствовать единичный потенциал ин" теля 1, на выхо е элемента 2-2 ИИЛИ- версной инФормации триггера 7цто обнаруживается с приходом задер- НЕ 3 после завершения переходныхпроцессов возникает единицныи потепотен- жанного импульса на элемент И-НЕ 8, циал. После возникновения логической Если при обнулении распределителя единицы на выходе старшстрего разряда ео 1 в нем возникает такая., армер, Р р даспределителя и последующегоой авен нулю, указанный сбой обнуления элементов памяти распреде- рой ралителя блок 2 формирует единичный наруживается позже по рассинхрониуровень на нулевом выходе и нулевые зации, как отмечего ранее.Длительность задержки тактовых уровни на 1-ом и 2-ом выходах, в5 станав- импульсов на элементе 9 задержки результате чего триггер 5 устанавливается в нулевое состояние, кото- рекомендуется брать большей илиравной суммарному времени наиболее рое через один тактовый импульс изме.няется на единичное синхронно с длительных переходных процессов" е ини- в распределителе 1. блоке 2, тригпоявлением уровня логицескои едини- у-2 -ИЛИ-НЕ 3. цы на втором выходе блока 2. Далее ге е 7 и схеме 2 Рработа устройства продолжается, какчески пов- Таким образом, предлагаемое устописано выше, т.е. циклически поройство по сравнению с известными торится и т.д.При возникновении в распределите-обеспечивает большую д остоверностьконт оля упрощение устройства, ле случайного сбоя или отказа в мо- ко тр, у р9 Ь 2026 Триггер 5 Блок 2 1 1 Выходы Прямой выход 1 0 Исходное состояние1-ый имп.2-ой имп. 0 0ОЧ 1 3-ий имп.и-ый имп. ОЧ 1 ОМ 1 и+1-ый имп.и+2-ый имп. и - разрядность контролируемого распределителя. формула изобретения Устройство для контроля распределителя, содержащее два триггера, два элемента И-НЕ, причем выход первого элемента И-НЕ соединен с установочным входом первого триггера, . выход второго триггера соедирн с первым входом второго элемента И-НЕ, о т л и ц а ю щ е е с я тем, цто, с целью повышения достоверности контроля, в устройство введен элемент НЕ, элемент И, элемент 2-2 И-ИЛИ-НЕ, элемент задержки, третий триггер и блок формирования остаточного кода по модулю три, входы которого соединены соответственно с выходами контролируемого распределителя, выход нулевого разряда которого соединен с установочным входом второго триггера и с входом элемента НЕ, выход которого соединен с входом сброса третьего триггера, прямой выход которого соединен с первым входом элемента 2-2 И-ИЛИ-НЕ, выход которого соединен с вторым входом второго элемента И-НЕ, выход которого соединен с первым входом второго элемента И-НЕ, второй вход которогосоединен с выходом элемента задержки,вход которого соединен с выходомэлемента И, с синхровходом контролируемого распределителя и со счетнымвходом третьего триггера, инверсныйвыход которого соединен с вторымвходом элемента 2-2 И-ИЛИ-НЕ, третий вход которого соединен с выходампервого разряда блока формированияостатоцного кода по модулю три, выход второго разряда которого соединен с четвертым входом элемента2-2 И-ИЛИ-НЕ, инверсный выход первого триггера соединен с первым входомэлемента И, второй вход которогоявляется синхровходом устройства,выход устройства соединен с прямымвыходом первого триггера. Источники информации,принятые во внимание при экспертизе1. Заявка Японии У 18-11739,кл. 97/7/01, 19732. Авторское свидетельство СССРйф 6 Ц 161, кл. 6 06 Г 11/00, 1979.942026 Составитель Н.ТороповаРедактор И.Ковальчук Техред Т. Наточка Корректор Г.Ог к филиал ППП "Патент", г.Ужгород, ул.П ая аказ 4842/40 Тираж 73 ВИИИИИ Государственного ко по делам, иэобретений и 133035, Иосква, Ж, РаушФв