Устройство для установки триггерных схем в исходное состояние

(51) М. Кл, Н 03 К 5/13 Н 03 К 3/286 Фввударетеанный квинтет ИСР ав делен нзабретеннй н открытий(54) УСТРОЙСТВО ДЛЯ УСТАНОВКИ ТРИГГЕРНЫХ СХЕМ В ИСХОДНОЕ СОСТОЯНИЕ Изобретение относится к вычисли тельной технике и автоматике и может быть использовано при создании вычислительных устройств работающих при сбоях питания.Известны устройства для установки триггерных схем с использованием вспомогательных источников напряжения Г 13Недостатком этих устройств является ограничение области применения вследствие необходимости дополнительного источника питания.Известно также устройство для установки триггерных схем в исходное состояние, в котором используются интегрирующие цепи и делители на резисторах, включенные по мостовой схеме 23.Однако надежность работы этого устройства зависит от балансировки диагоналей мостовой схемы, а длительность импульса установки зависит от глубины провала питающего напряжения, вследствие чего известныеустройства не реагируют.на кратковременные провалы питающего напряжения. А так как триггерные схемы устройства автоматики и вычислительнойтехники могут произвольно переключиться, даже при кратковременныхпровалах питающего напряжения, то указанные недостатки могут привести кнеправильному их функционированию В и снижению надежности их работы.Цель изобретения - повышение надежности работы устройства при крат"ковременных пропаданиях питающегонапряжения.Поставленная цель достигаетсятем, что в устройство для установкитриггерных схем в исходное состояние, содержащее два делителя на резисторах, где интегрирующие цепи,два компаратора и буферный усилитель,причем первые входы компараторов соединены со средними точками делителей тра резисторах, а вторые входы -3 93640 со средней точкой интегрирующих цепей, выход буферного усилителя соединен со средней точкой второй интегрирующей цепи, шина питания компараторов и буферного усилителя соединена с резисторами интегрирующих цепей и первым резистором второго делителя, а общая шина - с вторыми резисторами делителей, конденсатором второй интегрирующей цепи и с конден а сатором зашунтированной резистором первой интегрирующей цепи, введены диод, одновибратор, элемент И и дополнительный конденсатор, при этом анод диода соединен с первым резистором первого делителя, а катод - с резистором первой интегрирующей цепи, вход одновибратора и первый вход элемента И, соединены с выходом первого компаратора, а выход одновибратора соединен с вторым входом элемента И, выход которого соединен с входом буферного усилителя, обкладка дополнительного конденсатора, шины питания одновибратора и элемента И соединены с шинами питания и устройства.На фиг. 1 представлена схема устройства для установки триггерных схем в исходное состояние на фиг. 2 -130 диаграммы, поясняющие работу устройстваУстройство содержит резисторы2, 3, 4 и 5, конденсатор 6, резистор 7 и 8, конденсатор 9,компараторы 10 и 11, буферяюй усилитель 12, диод 13, одновибратор 14, элемент 15, конденсатор 16.Позициями 17-25 обозначены точки схемы, для которых приведены временные диаграммы, поясняющие работу устройства (фиг. 2).Первый вход компаратора 10 соединен с.резисторами 1 и 2, второй вывод реЪистора 1 соединен с анодом диода 13. Второй вход компаратора 10 соединен с резисторами 5 и 7 и первой обкладкой конденсатора 6, второй вывод резистора 5 соединен с катодом диода 13, с первой шиной питания компараторов 10 и 11, одно- Е вибратора 14, элемента 15 И и буферного усилителя 12, второй вывод резистора 7 соединен со второй обаладкой конденсатора 6, со вторым выводом резистора 2 и второй шиной пита- Я ния компараторов 10 и 11 одновибратора 14, буферного усилителя 12 и элемента 15 И, Выход компаратора 10 8 4соединен с первым входом элемента 15 И и входом одновибратора 14, выход которого соединен с вторым входом элемента 15 И. Выход элемента 15 И соединен с входом буферного усилителя 12, выход которого соединен с вторым входом компаратора 11, резис-, тором 8 и первой обкладкой конденсатора 9. Второй вывод резистора 8 соединен с первой шиной питания, а вторая обкладка конденсатора 9 - с второй шиной питания. Первый вход компаратора 11 соединен с резисторами 3 и 4, вторые выводы которых соединены соответственно с первой и второй шинами питания. Обкладка конденсатора 16 соединены с шинами питания.Устройство работает следующим образом.При нормальном питщщем напряжении первый вход (плюс) компаратора 10 (фиг. 1) находится под высоким потенциалом относительно второго (минус ) и на. его выходе присутствуют высокий уровень напряжения, который поступает на первый вход элемента 15 И, на второй вход которого также поступает высокий уровень напряжения. В результате на выходе элемента 5 И присутствует высокий логический уровень, который подается на буферньпЪ усилитель 12 При этом выходной транзистор усилителя 12 заперт, а конденсатор 9 заряжен почти до напряжения питания, поэтому второй вход (плюс) компаратора 11 находится под высоким потенциалом относительно первого хода (минус) и на его выходе присутствует высокий логический уровень.Если цепь от источника питания, подключаемого к точке 17, прерывается, потенциал первого входа (плюс) компаратора 1 О скачком понижается почти до нулевого уровня и становит. ся ниже потенциала на втором входе (минус),-удерживаемого на высоком уровне конденсатором, В результате изменения знака разности между входаами напряжениями на выходе компаратора 10 происходит переключение сигнала с высокого на низкий уровень. При этом запускается одновибратор14, вырабатывающий импульс низкого ,логического уровня длительностью, равной длительности полного разряда конденсатора 9 через открытый транзистор буферного усилителя 12. Присутствие низкого логического уровня936408 6между собой и известными элемента ми схемы. позволяют увеличить надеж.ность работы устройства при кратковременных пропаданиях питающего на пряжения. формула изобретения Устройство для установки триггерных схем в исходное состояние, содержащее два делителя на резисторах, две интегрирующие цепи, два компаратора и буферный усилитель, причем первые входы компараторов соеди. невы со средними точками делителей на резисторах, а вторые входы - со средней точкой интегрирующих цепей, выход буферного усилителя соединей со средней точкой второй интегрирующей цепи, шина питания компараторов и буферного усилителя соединена с резисторами интегрирующих цепей и первым резистором второго делителя, а общая шина - с вторыми резисторами делителей, конденсатором второй интегрирующей цепи и с конденсатором зашунтированной резистором первойй интегрирующей цепи, о т л ич а ю щ е е с я тем, что, с целью повышения надежности работы устройства, в него введены диод, одновибратор, элемент И и дополнительный конденсатор, при этом анод диода соединен с первым резистором первого делителя, а катод - с резистором первой интегрирующей цепи, вход одновибратора и первый вход элемента И соединены с выходом первого компаратора, а выход одновибратора соединен с вторым входом элемента И, выход которого соединен с входом буферного усилителя, обкладки дополнительного конденсатора, шины питания 5на любом из выходов элемента 5 Иоткрывает выходной транзистор буфер.ного усилителя 12Поэтому при переключении сигнала на выходе компаратора 10 с высокого на низкий логический уровень происходит полныйразряд конденсатора 9 через открытый транзистор буферного усилителя12, При восстановлении напряженияпитания в точке 17 (в какой-бы момент времени оно не произошло) потенциал на первом 1,плюс ) входе компаратора 10 становится выше потенциала на втором входе минус ) компаратора 10, и на его вцходе появляется высокий логический уровень,поступающий на первый. вход элемента5 И. Если при этом формирование импульса низкого уровня формирователем14 окончено, то на выходе элемента 2015 И появляется высокий логическийуровень, Выходной транзистор буферного усилителя 12 засрывается, иначинается заряд полностью разряженного конденсатора 9 через резистор 8. 2Если. восстановление напряжения питания в точке 17 происходит раньше,чем закончится разряд конденсатора9, то импульс низкого уровня одновибратора 14 задержит .переключение сиг- занала на выходе элемента 15 И на время, необходимое для полного разрядаконденсатора 9.Импульс предварительной установки вырабатывается на выходе компаратора 1 во время зарядки конденса-.тора 9 через резистор 8. При восстановлении питания напряжение на делителе, состоящем из резисторов 3 и 4,возрастает быстрее, чем на конденсаторе 9, т.е. на первом входе минус. компаратора 11 во время зарядаконденсатора 9 потенциал выше, чемна втором входе плюскомпаратора, поэтому на его выходе присутствует низкий логический уровень. После того, как конденсатор 9 зарядит-,ся, потенциал второго входа 1,плюс )компаратора 11 становится выше потен.циапа первого: входа, и на выходекомпаратора 11 устанавливается высокий логический уровень.Таким образом, сигнал на выходекомпаратора 11 можно использоватьв качестве сигнала первоначальнойустановки триггерных схем.Введение в устройство диода,одновибратора, элемента И Н конденсатора с соответствующими связями Устройство обеспечивает стабильный по длительности импульс установки независимо от глубины:провала и длительности пропадания питающего напряжения. Использование предлагаемого устройства позволяет исключить воэможм ность произвольного переключения триггерных схем, вследствие пропадания напряжения питания, т.е. увеличить достоверность.и надежность работы устройства автоматики и вычисли. тельной техники.7одновибратора и элемента И соединены с винами питания и устройства.Источники информации, принятые во внимание при экспертизе936408 тор Н.Кнштулинец Техред И. Тираа 959 Псударствеиного комитета ССи изобретений и открытийМосква, Ж, Раушская наб д а одпнсноеСР Филиал ППП ат ул. Проектная Уагор 4256 75 ВНИИПИ по д 113035