Устройство синхронизации

ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветсиикСоциапистичееимкРеспубпнн 924890(22) Заявлено 04. 05. 79 (21) 2763329/18-09с присоелннениею заявки РЙ -(5 )М. Кл. Н 04 1. 7/02 Геоударстаенный комнтет ио делам изобретений н открытнй(53) УДК 621. 394. .662(088,8) Дата опубликования описания 30. 04,82 В. А, Мересков, А. П. Шевченко, П. В. Сах й и Ю, А. Юренко(54) УСТРОЙСТВО СИНХРОНИЗАЦИИ Изобретение относится к техникеэлектросвязи и может быть использовано для синхронизации аппаратуры передачи дискретной информации.Известно устройство синхрониза 5ции, содержащее Фазовый дискриминатор, интегратор, переключатель, блокобнаружения перерывов связи и последовательно соединенные управляющий элемент, к одному из входов котОторого подключен выход задающего генератора, и делитель частоты, выходкоторого подключен к одному из входов фазового дискриминатора и к первому входу адаптивного генератора15сигналов коррекции 11,Недостаток известного устройства "больщое время вхождения в синхронизм.Цель изобретения - сокращение времени вхождения в синхронизм.Для достижения указанной цели вустройстве синхронизации, содержащеефазовый дискриминатор, интегратор,переключат".ль, блок обнаружения перерывов связи и последовательно соединенные управляющий элемент, к од"ному из входов которого подключенвыход задающего генератора, и делитель частоты, выход которого подключен к одному из входов фазового дис"криминатора и к первому входу адаптивного генератора сигналов коррекции,введены детектор рассогласования ивентили, при этом первый выход детектора рассогласования через последовательно соединенные фазовый дискриминатор и интегратор подключен кпервому и второму входам переключателя, объединенным соответственно спервыми входами первого и второговентилей, к вторым входам которых,объединенных с вторым входом адап"тивного генератора сигналов коррекции, подключен второй выход детектора рассогласования, а выходыпервого и второго вентилей и выходблока обнаружения перерывов связи через Адаптивный генератор сигналов кор 924890рекции подключены к третьему и четвертому входам переключателя, пятый вход которого объединен с выходом блока обнаружения перерывов связи и с первым входом детектора рассогласования, к второму и третьему входам которого подключены соответственно выход и дополнительный выход делителя частоты, а четвертый вход объединен .с входом блока обнаруже ния перерывов связи, причем выходы переключателя подключены к соответствующим входам управляющего элемента, а детектор рассогласования выполнен в виде последовательно соединенных 15 первого элемента запрета, первого элемента И, первого триггера, второго элемента запрета, второго элемента И и индикатора синхронизма, выход которого подключен к первому вхо- о ду первого элемента запрета, второй вход индикатора синхронизма объединен с входом элемента задержки, выход которого подключен к второму входу первого элемента И и к первому 25 входу второго триггера, второй вход которого объединен с вторым входом первого триггера и с третьим входом индикатора синхронизма, а выход второго триггера подключен к второму входу ЗО второго элемента И, причем первый, второй и третий входы индикатора синхронизма являются соответственно первым, вторым и третьим входами детектора рассогласования, а управляющий вход первого и информационный - второго элементов запрета соответственно входом контрольного сигнала и четвертым входом детектора рассогласования, выходами которого являются со ответственно выход второго элемента запрета и выход индикатора синхронизма.На чертеже изображена структурнаяэлектрическая схема устройства син-хронизации.Устройство синхронизации содержит фазовый дискриминатор 1, интегратор 2, переключатель 3, управляющий элемент 4, задающий генератор 5, делитель 6 частоты, вентили 7 и 8, адаптивный генератор 9 сигналов коррекции, блок 10 обнаружения перерывов связи и детектор 11 рассогласования, в состав которого входят элементы 12 и 13 запрета, элементы И 14 и 15, триггеры 16 и 17, элемент задержки 18 ,и индикатор синхронизма 19; Устройство работает следующимобразом,В режиме поиска синхронизма разрешающий сигнал на выходе индикаторасинхронизма 19 отсутствует, а тактовые импульсы с выхода делителя 6,задержанные элементом задержки 18,через элемент И 14 не проходят и триггер 16 не переключается. Элемент запрета 13 все время открыт и сигналыс выделителя фронтов проходят навход Фазового дискриминатора 1 иэлемент И 15 в любой момент периодаследования тактовых импульсов, независимо от их Фазы. Триггер 17 всевремя переключается основными тактовыми импульсами, задержанными на время КТ в единицное состояние, а дополнительными тактовыми импульсами,опережающими основные на время КТ,в нулевое состояние. Таким образом, элемент И 15 оказывается открытым на каждом периоде следования тактовых импульсов на интервале времени 2 КТ Остальную часть периода элемент И 15 заблокирован низким потенциалом с выхода триггера 17, Благодаря этому импульсы с выхода элемента И 15 начинают поступать на вход индикатора синхронизма 19 только тогда, когда моменты выделения фронтов посылок попадают в интервалы 2 КТ, т.е. когда система входит в режим малых рассогласований. При поступлении на вход индикатора синхронизма 19 в течение определенного интервала времени необходимого числа входных сигналов, фаза которых в точности совпадает с фазой основных тактовых импульсов приемника, индикатор синхронизма 19 формирует на своем выходе разрешающий потенциал, который, при отсутствии сигнала ложного синхронизма через элемент запрета 12, поступает на управляющий вход элемента И 14, разрешая прохождение тактовых импульсов через элемент задержки 18 на первый вход триггера 16, который как и триггер 17 начинает переключаться из нулевого состояния в единицное и обратно на каждом периоде следования. тактовых импульсов, формируя запрещающий сигнал на управляющем входе элемента запрета 13. Каждый очередной дополнительный тактовый импульс переключает оба триггера 16 и 17, снимая указанный запрет.Таким образом, в режиме истинного синхрониэма вход фазового дискри" минатора 1 подключается к каналу связи на короткие по сравнению с периодом следования входных сигналов ин тервалы времени, равные 2 КТ 0,. на протяжении которых наиболее вероятным является поступление полезного сигнала, а не помехи. Другую же часть периода Фазовый дискриминатор 1 от ключен от канала связи и прохождение на его вход случайных помех исклю-. чено. Система при этом работает в режиме малых рассогласований, .величину которых контролирует индикатор 15 синхронизма 19. При выходе величины Фазовых рассогласований за пределы "2 КТ 0, что обнаруживается по отсутствию в течение определенного интервала времени, большего, чем интервал 20 обнаружения перерыва связи, импульсов на первом входе индикатора синхронизма 19 (на выходе элемента И,15), разрешающий потенциал на выходе ин-дикатора синхронизма 19 снимается и 25 триггер 16 перестает переключаться по первому входу, прекращая формирование запрещающего сигнала на управляющем входе элемента запрета 13. Блокировка входа фазового дискриминато" 30 ра 1 прекращается и система переходит в режим поиска синхронизма,Блокировка прекращается также по возникновению сигнала ложного синхронизма на управляющем входе элемента запрета 12 независимо от состояния выхода индикатора синхронизма 19.Сигнал с выхода индикатора синхронизма 19 поступает такие на уп.равляющие входы вентилей 7 и 8 и адаптивного генератора 9, который запоминает код периода следования сигналов коррекции с учетом знака коррекции управляемого делителя частоты б,с по" мощью которого осуществляется воспро иэведение запомненного периода и перезапись его. Если напротяжении интервала действия разрешающего потенциала на выходе индикатора синхрЬнизма 19 на вход адаптивного генератора 9 поступает не менее двух импульсов с выхода одного из вентилей 7 или 8, то в адаптивном генераторе 9 запоминается знак и период их следования и хранится до тех пор пока не посту 55 пит хотя бы один импульс коррекции противоположного знака. При этом до появления сигнала о возникновении перерыва свлэи переключатель 3 пропускает на входы управляющегоэлемента 1 сигналы коррекции, пос 1 упающие с выходов. интегратора 2,С появлением сигнала перерыва связина выходе блока обнаружения пере"рывов связи 10 и наличии в моментего появления разрешающего потенциала на выходе индикатора синхронизма19 адаптивный генератор 9 переходитв режим воспроизведения сигналов коррекции, а переключатель 3 отключает входы, соединеннь 1 е с выходамиинтегратора 2, и подключает ко входам управляющего элемента ч выходыадаптивного генератора 9. В индикаторе синхронизма 19 при этом контроль величины Фазовых рассогласований прекращаетсл, а на его выходеподдерживается разрешающий дискретную блокировку потенциал,Таким образом, возникновение перерыва связи при нахождении системыв режиме малых рассогласований непрерывает процесса автоматическойподстройки Фазы тактовых импульсовчто обеспечивает последующее вхождение в связь также с режима малыхрассогласований, При снятии сигнала перерыва связи индикатор синхронизма 19 начинает контроль величиныфазовых рассогласований и если этавеличина выходит за пределы КТ блокировка входного тракта прекращается. Формула изобретения1. Устройство синхронизации, содержащее Фазовый дискриминатор, интегратор, переключатель, блок обнаружения перерывов связи и последовательно соединенные управляющий элемент, к одному из входов которого подключен выход задающего генератора, и делитель частоты, выход которого подключен к одному из входов фазового дискриминатора и к первому входу адаптивного генератора сигналов коррекции, о т л и ч а ю " щ е е с я темчто, с целью сокращения времени вхождения в синхро" низм,в него введены детектор рассогласования,и вейтили, при этом первый выход детектора рассогласования через последовательно соединенные фазовый дискриминатор и интегратор подкЛючен к первому и второму входам переключателя, объединенным94 11соответственно с первыми вхл ми первого и второго вентилей, к вторым входам которых, объединенных с вторым входом адаптивного генератора сигналов коррекции, подключен второй выход детектора рассогласования, а выходы первого и второго вентилей и выход блока обнаружения перерывов связи через адаптивный генератор сигналов коррекции подклю О чены к третьему и четвертому входам переключателя, пятый вход которого объединен с выходом блока обнаружения перерывов связи и с первым входом детектора рассогласования,к вто Б рому и третьему входам которого подключены соответственно выход и дополнительный выход делителя частоты, а четвертый вход объединен с входом блока обнаружения перерывов связи, щ причем выходы переключателя подключены к соответствующим входам управляющего элемента.2. Устройство по п.1, о т л и ч а ю щ е е с я тем, что детектор 2 з рассогласования выполнен в виде последовательно соединенных первого элемента запрета, первого элемента И, первого триггера, второго элемента запрета, второго элемента И и зо индикатора синхронизма, оыхд кстрого подключен к первому входу пер.вого элемента запрета, второй входиндикатора синхронизма объединен свходом элемента задержки, выход которого подключен к второму входупервого элемента И и к первому входу второго триггера, второй входкоторого объединен с вторым входомпервого триггера и с третьим входом индикатора синхронизма, а выходвторого триггера подключен к второму входу второго элемента И причем первый, второй и третий входыиндикатора синхронизма являются соответственно первым, вторым и третьимвходами детектора рассогласования ауправляющий вход первого и информационный - второго элементов запрета соответственно входом контрольного сигнала и четвертым входом детектора рассогласования, выходамикоторого являются соответственно выход второго элемента запрета и выход индикатора синхронизма. Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРМ 568186, кл, Н 047/02, 1975.Коста оррект Подписнта СССР о а"Патент",лиа Заказ 2840/76 ВНИИПИ по дел 113035, Тираж 685 дарственного изобретений ква, ЖРа т