Система адресного вызова с позиционным кодированием

(71) Заявитель 54) СИСТЕМА АДРЕСНОГО ВЫЗОВА С ПОЗИЦИОННЦМ КОДИРОВАНИЕМИзобретение относится к системам адресного (селективного, избирательного) вызова и может использоваться в технике связи.Известна система адресного вызова с позиционным кодированием, содержащая на передающей стороне блок набора и блок управления, а также последовательно соединенные опорный генератор, делитель частоты, шифратор и манипулятор, причем выход шифратора через блок управления подключен к второму входу делителя частоты, при этом второй вход шифратора соединен с выходом блока набЬра, а на приемной стороне - первый интегратор, блок синхронизации и опорный генератор, а также последовательно соединенные преобразователь, блок управления, делитель частоты, дешифратор, блок набора и блок индикации, причем выход преобразователя через блок синхронизации подключен к второму входу дешифратора и второму входу делителя частоты,третий вход которого соединен свыходом опорного генератора 13 .Однако известная система обладаетнизкой помехоустойчивостью.Цель изобретения - повышение помехоустойчивости.Поставленная цель достигаетсятем, что в систему адресного вызовас позиционным кодированием, содержа 1 ф щую на передающей стороне блок набора и блок управления, а такжепоследовательно соединенные опорныйгенератор, делитель частоты, шифратор и манипулятор, причем выход шифратора через блок управления подключен к второму входу делителячастоты, при этом второй вход шифратора соединен с выходом блока набора, а иа приемной стороне - первый интегратор, блок синхронизациии опорный генератор, а также последовательно соединенные преобразователь, блок управления, делитель час7871 4ется с помощью опорного генератора1, делителя 2 частоты, блока 4 управления и счетчика 8 позиций. При О 3 90тоты, дешифратор, блок набора иблок индикации, причем выход преобразователя подключен к второму входудешифратора и, через блок синхронизации подключен к второму входуделителя частоты, третий вход которого соединен с выходом опорногогенератора, на передающей стороневведены последовательно соединенныесчетчик позиций и блок синхронизации, причем дополнительный выходшифратора подключен к второму входублока синхронизации, выход которогоподключен к входу блока набора ипервому входу счетчика позиций, вто -рой вход которого соединен с вторымвыходоме блока набора, при этом второй выход счетчика позиций подключен к второму входу блока управления, а на приемной стороне введеныпоследовательно соединенные второйинтегратор и счетчик позиций, причемвыход делителя частоты подключен кпервому входу второго интегратора,выход которого подключен к входупервого интегратора, выход которогоподключен к второму входу счетчикапозиций, выход которого подключен куправляющим входам блока набора иблока управления, при этом дополнительный выход блока набора подключенк второму входу второго интегратора,второй выход которого подключен квторому входу блока индикации.На чертеже представлена структурная схема предлагаемой системы,Система адресного вызова с позиционным кодированием содержит на передающей стороне опорный генератор 1,делитель 2 частоты, шифратор 3,блок 4 управления, блок 5 набора,манипулятор б, блок 7 синхронизации,счетчик 8 позиций, на приемной стороне опорный генератор 9, преобразователь 10, блок 1 синхронизации,делитель 12 частоты, блок 13 управления; дешифратор 14, блок 15 набора,блок 16 индикации, счетчик 17 позиций, первый Интегратор 18, второйинтегратор 19.,Система адресного вызова с позиционным кодированием работает следующим образомШифратор 3 обеспечивает Формирование кодовых комбинаций, число которых определяется количеством разрядов его регистра,Формирование тактовых импульсовдля регистра шифратора 3 обеспечиваэтом частота тактовых импульсов,поступающих с выхода делителя 2 частоты в регистр шифратора 3 постоян -но изменяется в соответствии с изменением коэффициента деления делителя2 частоты. Управление коэффициентомделения делителя 2 частоты осуществляется. блоком 4 управления, входыкоторого соединены с выходами шифратора 3 и счетчика 8 позиций, Крометого, вход шиФратора 3 соединен с вы. ходом блока 5 набора, что позволяет при формировании вызывного номераизменять не только длительностьэлементарных посылок кодовой комбинации шифратора 3, но и включать ввызывной номер "фрагменты (последовательности) различных кодовых . комбинаций (позиций) . При этом необходимые временные соотношения и последовательности переключений приформировании вызывного номера обеспечиваются с помощью блока 7 синхронизации. Таким образом, формирование вызывного номера в системе характеризуется всеми возможными перестановками элементарных кодо- грамм в пределах всех вырабатываемых шифратором 3 кодовых комбинаций и изменениями длительностей элементарных посылок. Это позволяет, не увеличивая количества кодовых комбинаций, вырабатываемых регистром шифратора 3, значительно увеличить число вызывных команд в системе.Сформированные вызывные команды поступают в манипулятор б, где преобразуются в последовательности тональных частот, а затем передаются по каналу связи.Прием вызывных команд осуществляется следующим образом.С выхода канала связи вызывные команды в виде последовательностей тональных частот поступают в преобразователь 1 О; где преобразуются в исходные комбинации. С выхода преобразователя 10 эти комбинации поступают на входы дешифратора 14, блока 13 управления и блока 1 синхронизации.В системе применяется синхронный способ поддержания временных соотношений между передающим и приемным устройствами. При этом используется метод фазирования по рабочим импуль907871 Формула изобретения Система адресного вызова с позиционным кодированием, содержащая на передающей стороне блок набора и блок управления, а также последовательно соединенные опорный генератор, делитель частоты, шифратор и манипулятор, причем выход шифратора через блок управления подключен к второму входу делителя частоты, при этом второй вход шифратора соединен с выходом блока набора, а на приемной стороне - первый интегратор, блок синхронизации и опорный генератор, а также последовательно соединенные преобразователь, блок управления, делитель частоты, дешифратор блок набора и блок индикации, причем выход преобразователя подключен к второму входу дешифратора и через блок синхронизации - к второму вхосам, заключающийся в том, что блок 1 синхронизации выделяет лз всего потока информации моменты смены полярности рабочих импульсов и формирует в указанные моменты времени импульсы синхронизации,Эти импульсы поступают в делитель2 частоты и устанавливают его в исходное (нулевое) состояние, обеспечивая подстройку фазы тактовых 0 импульсов регистра дешифратора 14.Тактовые импульсы регистра дешифратора 14 формируются с помощью опорного генератора 9, делителя 2 частоты, блока 13 управления и счет чика 17 позиций.Работа укаэанных функциональных узлов в основном аналогична работе соответствующих функциональных узлов на передающей стороне, за исклю чением того, .что вход блока 13 управления соединен с выходом преобразователя 10. В связи с этим блок13 управления формирует управляющие сигналы для делителя 1 2 частоты в 25 соответствии с принимаемыми длительностями посылок и сигналами счетчика 17 позиций.Выходы разрядов регистра дешифратора 14 соединены с соответствующими з 0 входами блока 15 набора. Блок 5 набора представляет из себя набор сумматоров по модулю два, количество которых соответствует числу исходных кодовых комбинаций (при 5-разрядном регистре, например, это число равно 12) .Сумматоры соединяются между собой в соответствии с образующим полиномом кода типа "максимальная последовательность".Анализ исходных кодовых комбинаций (в нашем примере их 1 2) производится параллельно и одновременно.Каждое совпадение импульсов при нимаемого вызывного сигнала с собственным адресом устройства (который образуется с учетом задействованных в адресе исходных кодовых комбинаций-позиций, каждая из которых характеризуется своей определенной длительностью "единиц" и нулей") , фиксируется вторым интегратором 19.Для синхронного интегрирования другой вход второго интегратора 1955 соединен с выходом делителя 12 частоты.Это обеспечивает запись очередного импульса в интегратор посередине элементарной посылки, что способствует повышению ,надежности Работыустройства .Счетчик 7 позиций, когда на входе устройства вызывной сигнал отсутствует, находится в состоянии,определяемом первой позицией собственного адреса ус гройства. Последовательность его дальнейших состояний определяется порядком позицийв адресе. При этом в последующеесостояние счетчик 17 позиций переходит по окончании приема кодовойкомбинации предыдущей позиции.Если в течение некоторого времениследующая ожидаемая позиция не поступает, то первый интегратор 8переводит счетчик 17 позиций в первоначальное состояние. Время интегрирования первого интегратора 8 выбирается около двух длительностейпозиций.Если все позиции приняты, то блок16 индикации выдает сигнал о приемевызова.Предлагаемая система позволяетосущественно увеличить число вызывныхномеров. например, при 5-разрядномрегистре сдвига было получено 1 О8номеров,Предлагаемая система допускаетсколько угодно сбоев элементарныхпосылок, если хотя бы небольшой интервал, лежащий в пределах длительности позиции, не поражен.907871 7ду делителя частоты, третий вход которого соединен с выходом опорного генератора, о т л и ч а ю щ а я с я тем, что, с целью повыщения помехоустойчивости, на передающей стороне введены последовательно соединенные счетчик позиций и блок синхронизации, причем дополнительный выход пифратора подключен к второму входу блока синхронизации, выход которого подключен к входу блока набора и первому входу счетчика позиций, второй вход которого соединен с вторым выходом блока набора, при этом второй выход счетчика позиций подключен к второму входу блока управления, а на приемной стороне введены последовательно соединенные второй интег 8ратор и счетчик позиций, причемвыход делителя частоты подключен кпервому входу второго интегратора,выход которого подключен к входупервого интегратора, выход которогоподключен к второму входу счетчикапозиций, выход которого подключен куправляющим входам блока набора иблока управления, при этом дополни 16 тельный выход блока набора подключенк второму входу второго интегратора,второй выход которого подключен квторому входу блока индикации.Источники информации,1% 1 принятые во внимание при экспертизе1, Авторское свидетельство СССР9698168, кл. Н 04 О /30, 1979 (прототип ) .