Множительно-делительное устройство
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
)М. К б 6 7/16 присоелинеии 23) ПриоритетОпубликов Дата опуб ГОРудэрствснкыЙ квиитРТ СССРделам изабретРннЙотнры икования описания 23.0 1,82,2) Авторы изобретен ушкова/Уого конструкторскЪгэследовательского черной металлургии А.А,Першин и Л.Т. Карагандинскии филиал Осо бюро Всесоюзного научно-иинститута автоматизации 7) Заявите) МНОЖИТЕЛЬНО-ДЕЛИТЕЛЬНОЕ УСТРОЙСТВО Изобретение относится к аналоговой вычислительной технике, а именно к устройствам, в которых вычислительные операции выполняются путем изменения электрических величин, которые предназначены для умножения и деления и может быть использовано для решения уравнений.Известно множительно-делительное устройство, содержащее генератор линейно-нарастающего напряжения, вход которого подключен к источнику сигнала-делителя, а выход соединен с одним входом компаратора и через первый ключевой элемент - с шиной нулевого потенциала, второй вход компаратора присоединен к первому источнику сигнала-сомножителя, второй ключевой элемент, один выход которого ервого клю тора, управляющчевого элементдифференцирующкомпаратора прщему входу втомента.Данное множустройство реш ен к выходу нта, вход к управляювляющего эле одк го элеме соедин ого уп лительное ель алго 10 где Ц, Ц Недостатко ляется ограни возможностей,решать задачи аргументов и ных операций. данное устрой плексе с други ройствами, чточто не позволяет е ением числа дополнительия таких зад едени Для ре во ис и ари значи ьзуется в комметическими у ельно усложня троиства, ан ко второму ижителя, дифвход которогктового генера му.Известно тьное устро жительно-делиоединен с выходом у торой выход подключ очнику сигнала-сомн еренцирующий элемен оединен с выходом т ходные аналоговые сигалы 1).этого устройства явенность функциональных ство, содержащее инго является группой выходов устройства, а группа входов подключена к группе выходов реверсивного счетчика,щ ъ"4 вход первого интегратора подключен к выходам первого и второго ключей, инФормационные входы которых являются первым и вторым входами устройства, выход первого интегратора подклю 55 тегратор, пять ключей, компаратор,активный Фильтр и мультивибратор,причем инвертирующий вход интеграторачерез первый и второй ключ соединен с первым и вторым входом устройства, Выход интегратора соединен с инвертирующим входом компараторас Выход компаратора соединен с управляющим входом третьего ключа, включенного между входом и выходом интегратора, и управляющим входом пятого ключа, Инвертирующий вход активного Фильтра через пятый ключ соединен с третьим входом устройства, выход активного Фильтра является выходом устройства. Иультивибратов является источником эталонного сигнала, один выход мультивибратора соединен с управляющим входом первого ключа, второй выход мультивибратора соединен с, управляющим входом второго и пятого ключа.На первый вход устройства поступает входное отрицательное напряжение Ц, на второй и третий входы устройства поступают положительные входные сигналы 11, и 0,2Это устройство предназначено для умножения частного от деления двух постоянных аналоговых потенциалов натретий аналоговый потенциал и реализует алгоритмгде 3, 0 , Ц - входные аналоговые2 Ъсигналы 2 .Недостатком устройства являетсяограниченность класса решаемых задач,не позволяющих решать более сложнуюматематическую зависимость, необходимость решения которой возникает входе автоматизации определенных процессов.Наиболее близким по технической сущности к предлагаемому устройству является множительно- делительное уст 45ройство, содержащее первый интегратор,первый и второй ключи, первый, второй и третий компараторы, первый триггер, элемент И, реверсивный счетчик и регистр памяти, группа выходов которочен к первому входу первого компаратора, второй вход которого подключен к шине нулевого потенциала, а выход подключен к первому входу элемента И, выход второго компаратора подключен к первому входу первого триггера, выход которого подключен кпервому входу счетчика, второй входкоторого является входом эталоннойчастоты, выход третьего компаратораподключен к управляющим входам первого и второго ключей, а первыйвход - к шине нулевого потенциала 31,Недостатком известного устройстваявляется ограниченность класса решаемых задач, не позволяющих решатьболее сложную математическую зависимость,Цель изобретения - расширениекласса решаемых задач за счет реализации Функции Поставленная цель достигается тем, что в множительно"делительное устройство введены третий, четвертый и пятый ключи,.инвертор, второй интегратор. второй триггер и четвертый-9компаратор, инФормационный вход третьего ключа подключен к инФормационному входу второго ключа, выход третьего ключа - к выходу второго ключа, а управляющий вход подключен к выходу первого компаратора, информационный вход четвертого ключа является третьим входом устройства, а выход подключен ко входу второго ин тегратора,выход которого подключен к первым входам второго и четвертого компараторов, второй вход второго компаратора подключен к выходу инвертора и к инФормационному входу пятого ключа, выход которого подключен ко входу второго интегратора, вход инвертора и второй вход четвертого компаратора обьединены и являются четвертым входом устройства,управляющие входы четвертого и пятого ключей подключены к выходу третьего компаратора, выходы второго и четвертого компараторов подключены соответственно к первому и второму входам второго триггера, выход которого подключен ко второму входу третьего компаратора и ко второму входу элемента И, выход элемента И подключен ко второму входу первого триггера,9002выход второго компаратора подключенк третьему входу счетчика.На чертеже приведена функциональная схема устройства.Множительно-делительное устройство содержит интеграторы 1 и 2, предназначенные для интегрирования входных аналоговых сигналов различнойполярности, ключи 3 - 7, предназначенные для поочередного подключения Оаналоговых напряжений к интеграторам,компараторы 8 - 11, инвертор 12,триггеры с раздельным запуском 13 и14, элемент И 15, реверсивный счетчик16 импульсов и регистр 17 памяти. 15Ключи 3 и 5 выполнены на транзисторахр-и-р полярности, ключи 4, 6 и 7 выполнены на транзисторах и-р-и полярности.На первый ключ 3 подается аналоговый сигнал - Ц отрицательной полярности, на второй ключ 4 подается положительный аналоговый сигнал +Ц 2,на четвертый ключ 5 подается отрицательный аналоговый сигнал -И, на 25вход инвертора 12 и вт рой вход четвертого компаратора 10 поступает отрицательный сигнал -134.На третий счетный) вход счетчика 16 импульсов поступает эталонныйчастотный сигнал о.Устройство работает следующим образом,Положительный потенциал 04 с выхода инвертора 12 поступает на второйвход второго компаратора 9 и на пятый ключ 6,В зависимости от состояния ключей 5 и 6 на выходе интегратора 2 может быть либо положительное напряжение +ц, либо отрицательное -04.Рассмотрим работу устройства висходном. состоянии, когда напряжениена выходе интегратора 2 равно -13Потенциал -1, с выхода интегратора 2 поступает на инвертирующий входкомпаратора 10 и переключает его,приэтом триггер 14 переключается и переключает компаратор 1, Отрицательное напряжение с выхода компаратора11 поступает на управляющие входы ключей 3 - 6, при этом ключи 3 и 5 открываются, а ключи 4 и 6 закрываются.Потенциал -Ц поступает на вход55интегратора 1, потенциал -Цз поступает на вход интегратора 2, Линейноизменяющееся напряжение с выходаинтегратора 2 поступает на инверти И=К2. Эоэффцент пропоности. ональ де К 94 6 рующие входы компараторов 9 и 10, интегрирование входного напряжения -Ц(заряд интегратора 2) происходит до момента времени, когда положительное напряжение ЦВь 2 не станет равным положительному напряжению +04, поступающему на неинвертирующий вход компаратора 9.За это время интегратор 1 интегрирует входное напряжение -Ц. Когда напряжение Иытанет равным И, компаратор 9 срабатывает, переключает триггеры 13 и 14 и устанавливает счетчик 16 импульсов в нулевое состояние. Единичный потенциал с выхода триггера 13 поступает на вход разрешения счета счетчика импульсов, Положительный потенциал с выхода триггера 14 поступает на первый вход элемента И 15, Триггер 14 переключает компаратор 11. Положительный по," тенциал с выхода компаратора 11 открывает ключи 4 и 6 и закрывает ключи 3 и 5. Положительное напряжение +0 поступает на вход интегратора 1, положительное напряжение ФЦ 4 поступает на вход интегратора 2, Напряжение на выходе интегратора 2 линейно убывает.Интегрирование входного напряжения Ц 4 продолжается до момента времени, когда 1 В достигает уровня напряжения -Ц 4, поступающего на вход компаратора 10. Компаратор 1 О и триггер 14 переключаются.Таким образом, время разряда интегратора 2 является постоянной величиной и не зависит от входных аналоговых сигналов +0, +Ц, -Ц.В этот период времени интегратор 1 интегрирует входное напряжение +О . Напряжение на выходе интегра 1тора 1 линейно убывает.Интегрирование напряженияпроисходит до момента времени, когда напряжение на выходе интегратора 1 станет равным О. В этот момент времени компаратор 8 переключается, триггер 13 устанавливается в нулевое состояние и открывает ключ 7, при этом прекращается подача напряжения У 2 на вход интегратора 1.За время разряда интегратора 1 в счетчике 16 импульсов набирается код, равныйУ Ц/ 900Информация в коде Х из сцетчика 16 импульсов переписывается в регистр 10 памяти, откуда может поступать в ,систему управления.Далее цикл работы множительно-делительного устройства повторяется.Таким образом, предложенное устройство позволяет расширить класс решаемых задац, по сравнению с известными устройствами, без значительного усложнения устройства.Формула изобретенияМножительно-делительное устройство, содержащее первый интегратор,первый и второй ключи, первый, второй и третий компараторь 1, первый триггер, элемент И, реверсивный сцетцик и регистр памяти, группа выходов которого является группой выходов устройства, а группа входов подключена к группе выходов реверсивного счетчика, вход первого интегратора подклюцен к выходам первого и второго ключей, информационные входы которых являются соответственно пеовым и вторым входами устройства, вьход первого интегратора подклюцен к первому входу первого компаратора, второй вход которого подключен к шине нулевого потенциала, а выход подключен к первому входу элемента И, выход, второго компаратора подключен к первому входу первого триггера, выход которого подключен к первому входу счетчика, второй вход которого является входбм эталонной частоты, выход третьего компаратора подключен к управляющим входам первого и второго ключей, а первый вход - к шине нулевого потенциала, о т л и ч а ю щ е е с я тем, цто, с целью расширения класса решаемых задач за счет реализации Функции И = К , в него введены третий,Б 1 Г 2э 4. четвертый и пятый ключи, инвертор, второй интегратор, второй триггер и цетвертый компаратор, информационный вход третьего ключа подключен к инФормационному входу второго ключа, выход третьего кпюча подключен к выходу второго ключа, а управляющий вход подключен к выходу первого компаратора, информационный вход четвертого клюна является третьим входом устройства, а выход подключен ко входу второго интегратора, выход которого подключен к первьм входам второго и четвертого компараторов, второй вход второго компаратора подклюцен к выходу инвертора и к информационному входу пятого ключа, выход которого подклюцен ко входу второго интегратора, вход инвертора и второй вход цетвертого компаратора объединень; и являются четвертым входом устройства, управляющие входы четвертого и пятого ключей подключены к выходу третьего компаратора, выходы второго и четвертого компараторов подключены соответственно к первомуи второму входам второго триггера, выход которого подключен ко второму входу третьего компаратора и ко второму входу элемента И, выход элемента И подключен ко второму входу первого триггера, выход второго компаратора подключен к третьему входу счетчика.Истоцники информации,принять 1 е во внимание при экспертизе1, Авторское свидетельство СССРН 585502, кл. С 06 С 7/16, 1976.2. Патент Великобритании1302806, кл, С 1 С, опублик, 19733. Авторское свидетельство СССРпо заявке У 27 Й 93 чч, кл. С 06 6 7/16,1979900294 Подписно ул. Проектная, 4 г. Ужго ал ППП "П аказ 12184/67 Тираж 731 ВНИИПИ Государственного комитета ССС по делам изобретений и открытий 113035, Москва, Х, Раушская наб., д. 4
СмотретьЗаявка
2907459, 10.04.1980
КАРАГАНДИНСКИЙ ФИЛИАЛ ОСОБОГО КОНСТРУКТОРСКОГО БЮРО ВСЕСОЮЗНОГО НАУЧНО-ИССЛЕДОВАТЕЛЬСКОГО ИНСТИТУТА АВТОМАТИЗАЦИИ ЧЕРНОЙ МЕТАЛЛУРГИИ
ПЕРШИН АНАТОЛИЙ АЛЕКСЕЕВИЧ, ГЛУШКОВА ЛЮДМИЛА ТИМОФЕЕВНА
МПК / Метки
МПК: G06G 7/16
Метки: множительно-делительное
Опубликовано: 23.01.1982
Код ссылки
<a href="https://patents.su/5-900294-mnozhitelno-delitelnoe-ustrojjstvo.html" target="_blank" rel="follow" title="База патентов СССР">Множительно-делительное устройство</a>
Предыдущий патент: Множительное устройство
Следующий патент: Устройство для определения коэффициентов разложения корреляционной функции по системе ортонормированных базисных функций
Случайный патент: Пресс-форма