Множительное устройство

Союз СоввтсиикСоциалистичвсинкРеспублик ИСАН АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(61) Дополнительное к авт. саид-ву 2) Заявлено 070430 (21) 2906227/18 51) М С 06 Г 7116 исоединением заявки Государственный колите СССР ао делам изобретению(23 итет Опубликовано 23.01.82 Бтоллетень М 3 Дата опубликования описания 23. 01. 82(54) МНОЖИТЕЛЬНОЕ УСТРОЙСТВ Изобретение относится к вычислительной технике и может быть использовано в специализированных вычислителях.Известно множительное устройство, содержащее реверсивный счетчик, прямой и реверсивный входы которого связаны с соответствующими выходами переключателя, вход которого подключен к выходу элемента И, первый вход10 которого соединен с выходом тактового генератора, а второй вход - с соответствующим выходом генератора синхроимпульсов, управляющий вход переключателя подключен к выходу компаратора, выходы разрядов реверсивного счетчика соединены со входами цифроаналогового преобразователя, аналоговый вход которого через первый и второй ключи связан соответственно с входамиопорного напряжения и второго сомножителя, выход цифроаналогового преобразователя связан с первым входом компаратора и через третии ключ - со входом элемента памяти, управляющие входы ключей подключены к соответствующим выходзм генератора синхроимпульсов11.Недостатками этого устройства яв" яются пониженное быстродействие иналоговая форма представления результата.Наиболее близким по технической сущности к предлагаемому изобретению является множительное устройство,содержащее дополнительно введенные четвертый и пятый ключи, при этом второй вход компаратора соединен через четвертый ключ с выходом элемента памяти, а через пятый ключ - с входом первого сомножителя, выходы реверсивного счетчика являются цифро. выми выходами устройства Г 21.Однако в данном устройстве весь цикл преобразования осуществляется в три последовательных такта: преобразование первого сомножителя в циф. ровой код, перемножение второго сом.ножителя, представленного в аналого.вой Форме, на цифровой код второгосомножителя и запоминание результатаперемножения в аналоговой форме в элементе памяти и преобразование ана логовой .величины результата в цифровой код., Выполнение операций последовательно во времени снижает быстродействие устройства, что является его недостатком.Цель изобретения - повышение быстродействия устройства.Поставленная цель достигается тем,что в множительное устройство, содержащее первый реверсивный счетчик,первый цифроаналоговый преобразователь,первый компаратор, тактовый генератор и первый переключатель, выходы которого соответственно подключены к прямому и реверсивному входам первого реверсивного счетчика; первая группа разрядных выходов которого подключена к разрядным входам первого цифроаналогового преобразователя, выход которого подключен к первому входу первого компаратора, второй вход первого компаратора является входом первого сомножителя устройства, выход первого компаратора подключен к информационному входу первого переключателя, дополнительно введены второй реверсивный счетчик, второй и третий цифроаналоговые преобразователи, второй компаратор, элемент задержки и второй переключатель,35 выходы которого соответственно подключены к прямому и реверсивному входам второго реверсивного счетчика, разрядные выходы которого являются выходом устройства и подключены к разрядным входам второго цифроаналогового преобразователя, аналоговыевходы первого и второго цифроаналогового преобразователей объединены и являются входом опорного напряжения4 устройства, вторая группа разрядных выходов первого реверсивного счетчика подключена к разрядным входам третьего цифроаналогового преобразователя, аналоговый вход которого является входом второго сомножителя устройства, выходы второго и третьего цифроаналоговых преобразователей подключены соответственно к первому и второму входам второго компаратора,выход которого подключен к информацион-ному входу второго переключателя, управляющий вход второго переключателя подключен к выходу элемента задержки,вход которого подключен к выходу тактового генератора и к управляюще му входу первого переключателя,На чертеже представлена функциональная схема множительного устройства.Множительное устройство содержит первый реверсивный счетчик 1, прямой и реверсивный входы которого связаны с соответствующими выходами первого переключателя 2, а группы разрядных выходов - с соответствующими входами первого и третьего цифроаналоговых преобразователей 3 и 4, аналоговые входы которых подключены ко входам опорного напряжения Уот 1 и второго сомножителя 3 устройства, а выходы - к первым входам первого и второго компараторов 5 и 6, вторые входы которых подключены ко входу первого сомножителя Х устройства и выходу второго цифроайалогового преобразователя 7, а выходы - к информационным входам первого и второго переключателей 2 и 8, управляющие входы которых подключены к входу тактового генератора 9 непосредственно и через элемент задержки 10, второй реверсивный счетчик 11, прямой и реверсивный входы которого подключены к соответствующим выходам второго переключателя 8, а выходы раэрлдовк соответствующим входам второго циф-, роаналогового преобразователя 7, аналоговый вход которого связан со вхо" дом опорного напряжения Ц . Разрядные выходы второго реверсивного счет чика 11 являются цифровыми выходами устройства.Устройство может работать в двух режимах, устанавливаемых автоматически: начальной отработки и слежения. В первый режим устройство переходит в момент поступления перемножаемых сигналов Х 1 и Х на второй вход компаратора 5 и на айалоговый вход цифроаналогового преобразователя 4. При этом в зависимости от первоначального состояниц компараторов 5 и 6, управляющих переключателями 2 и 8, тактовые импульсы с генератора 9 поступают через переключатели 2 и 8 на прямые, либо реверсивные входы реверсивных счетчиков 1 и 11. Благодаря наличию петель обратной цифроаналоговой связи (элементы 3, 5 и 6, 7) коды реверсивных счетчиков изменяются так, что уменьшают разностимежду сигналами, поступающими наВторые Входы компардторОВ и сигндлами обратной связи, поступающимина их первые входы, до минимума,Каждый тактовый импульс изменяет ходв счетчике 1 на единицу младшего разряда, а напряжение на выМоде цифроаналогового преобразователя - на одну градацию, величина которой зависит от величины сигнала Х. При этомсостояние компаратора может изменяться или нет. Так как сигнал с выхода компаратора поступает нэ переключатель 8 с задержкой, вносимой элементами 2, 1, 1 и 6, то возникает необходимость задержки тактовых импульсов, поступающих на переключатель 8 на величину, несколько превышающуювносимую задержку. Для этой цели служит элемент задержки 10. Режим начальной отработки прекращается как только оба компаратора 5 и 6 изменят свое состояние, т.е. когда разность между напряжениями на входах каждого из них станет меньше одной градации. Длительность этого режима определяется состоянием реверсивных счетчиков и величиной сигналов-сомножителей в момент включения последних. Основным режимом работы устройства является режим слежения. Принцип действия устройства в этом режиме остается пр жним, Отличие от первого режима проявляется лишь в том, что разности сигналов на входах компараторов не превышают величины одной градации, При этом код в реверсивном счетчике 1 пропорционален отношению первого сомножителя и опорного напряжения, т.е, отображает относительную величину сигнала Х . Напряиение на выходе цифроаналоговогопреобразователя ч является величиной,пропорциональной произведению величин сигналов Х 1 и Х 2 в момент поступления тактового импульса. Код в реверсивном счетчике 11 является округленной до целого величиной произведения относительных величин сигналов-сомножителей. Этот код снимаетсяс выходов разрядов реверсивного счет цика 11 и может быть использован длядальнейшей обработки. Можно показать, что по сравнение с известными устройствами в предлагаемом устройстве время перемножения,0293 5 10 15 20 25 Множительное устройство, содержащее первый реверсиеный счетчик, первый цифроаналоговый преобразователь, первый компаратор, тактовый генератор и первый переключатель, выходы которого соответственно подключены к прямому и реверсивному входам первого реверсивного счетчика, первая группа разрядных выходов которого подключена к разрядным входам первого цифроаналогового преобразователя, выход которого подключен к первому входу первого компаратора, второй вход первого компаратора является входом первого сомножителя устройства, выход первого компаратора подключен к информационному входу первого переключателя, о т л и ч а ю - щ е е с я тем, что, с целью повышения быстродействия, в устройство дополнительно введены второй реверсивный счетчик, второй и третий цифроаналоговые преобразователи, второй компаратор, элемент задержки и второй переключатель, выходы которого соответственно подключены к пря. мому и реверсивному входам второго реверсивного счетчика, разрядные выходы которого являются Выходом устройства и подключены к разрядным входам второго цифроаналогового преобразователя, аналоговые входы первого и второго цифроаналоговых преЗо 35 4 О 45 50 55 отработки) определяется только вре менем Формирования кода 1 Ч, величины Х и величиной задержки, вносимой элементом задержки. Так как последняя величина меньше периода следования тактовых импульсов, то ею можно пренебречь, В таком случае при равных емкостях счетчиков и одинаковых периодах следования тактовых импуль-. сов время перемножения в режиме начальной обработки в два раза меньше, чем в известных устройствах. Обычно сигналы перемножают многократно е дискретные моменты времени, Все остальные результаты перемножения получаются в режиме слежения с задержкой в один период следования тактовых импульсов.Таким образом, в режиме слежения время перемножения в предлагаемом устройстве в 2 Я раз меньше по сравнению с известным. Формула изобретенияСоставитель г.СапуноТехред Т.Маточка Корректор Л ьо ктор Л.филиппов 731 Подписннного комитета СССРтений и открытийаушская наб д. 4/5 12184/67 ТираВНИИПИ Государстпо делам изоб 113035, Москва, И,а Филиал ППП "Патент", г. Ужгород, ул. Проектная,7 9002образователей объединены и являютсявходом опорного напряжения устройства, вторая группа разрядных выходовпервого реверсивного счетчика подключена к разрядным входам третьегоцифроаналогового преобразователя,аналоговый вход которого являетсявходом второго сомножителя устройства, выходы второго и третьего цифроаналоговых преобразователей подклюцены соотвеЖтвеуно. к первому и вто- В,рому входам второго комйаретора, выход котороффодкФчем к информационному вхоДу втэрщр переключателя,е Ф9е управляющий вход второго перекпюча"тели подключен к выходу элемента задержки, вход которого подключен квыходу тактового генератора и к управляющему входу первого переключателя. Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРЮ 435530 кл. С 06 С 7/16, 1973.2. Авторское свидетельство СССРМ 674042, кл. С 06 С 7/16, 1976