Устройство для контроля цифровых систем

(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЦИФРОВЫХ СИСТЕМ Изобретение относится к вычислительной технике и может быть исполь" эовано для контроля цифровых систем.ИзвестНо устройство контроля цифровых систем, содержащее сдвиговые регистры и шифратор 1 .Однако для определения точного места неисправности с помощью этого устройства необходимо дополнительное оборудование или увеличение числа выполняемых операций.Кроме того, в указанном устройстве отсутствует воэможность фиксирования случайных сбоев, так как оно предназначено только для обнаружения15 неисправностей, появляющихся постоянно.Наиболее близким по технической сущности к предлагаемому изобретению является устройство для контроля цифровых систем, содержащее компаратор запуска по коду, блок индикации, элемент ИЛИ, генератор цифровой задержки, шину "Сброс" две группы вентилей, формирователь синхросигнала, запоминающее устройствоФ два триггера, вентиль, генераторимпульсов, амплитудные компараторы,входы которых соединены с выходами испытуемой системы и входами компа" ратора запуска по коду, а выходыс первыми входами первой группы вентилей, выходы которой соединены с входами запоминающего устройства, выходы которого соединены с входами блока индикации и первыми входами второй группы вентилей, вторые входы которых соединены с выходами первого триггера, а выходы - с входами запоминающего устройства, первый вход первого триггера соединен с шиной "Сброс", а выход - с входом генератора импульсов, выход которого соединен с входом элемента ИЛИ, второй вход которого соединен с выходом вентиля, один вход которого соединен с выходом второго триггера, второй - с входом формирователя син.3 9002хросигнала, вход которого соединенс выходом испытуемой цифровой системы, первый вход второго триггерасоединен с шиной Сброс". Запоминающее устройство содержит регистрвременного хранения информации,блок памяти данных и блок управленияпамятью. Устройство запускается позаранее заданному коду, появляющемуся на выходах испытуемых цифровыхсистем и позволяет после срабатыва ния вынести на блок индикации 16кодов, предшествующих запускаемомуили следующих за запускаемым, чтодает возможность точного определения 15места случайных сбоев 23.Недостатком известного устройстваявляются его ограниченные Функциональные возможности по выбору масси-.ва информации исследуемых цифровыхсистем, запоминаемому для последующего вывода на блок индикации,Запоминание кодов жестко привязано к запускающему коду и осуществляется запоминание и индикация либо 16-ти кодов, предшествующих запускаемому, либо 16-ти кодов, непосредственно следующих за запускаемым кодом.8 ывод на индикацию одновременно, например, 8-ми кодов до кода запуска и 8-ми кодов, следующих после кода запуска в устройстве не предусмотрен. Цифровой генератор задержки, отсчитывающий число входных тактовых сигналов, позволяет только сдвинуть сигнал запуска памяти относительно запускающего кода.Кроме того, недостатком устройства является его сложность, а именно4 О сложность организации памяти наличие блока управления памятью, регистра временного хранения информации),Цель изобретения - упрощение устройства и расширение Функциональныхч45 возможностеи за счет запоминания и индикации информации, предшествующей сбойной на любое количество тактов.Поставленная цель достигается тем, что в устройство для контроля цифровых систем, содержащее схему сравнения кодов, блок индикации, элемент ИЛИ, элемент задержки, первую и вторую группу элементов И, формирователь синхросигнала, группу регистров сдвига, первый и второй триг-гер, первый элемент И, генератор импульсов и группу амплитудных компараторов, причем каждый выход кон 86 фтролируемой системы соединен со входом соответствующего амплитудногокомпаратора группы и с соответствующим входом схемы сравнения кодов,выход каждого амплитудного компаратора группы соединен с первым входомсоответствующего элемента И первой группы, выход каждого элементаИ первой группы соединен с информационным входом соответствующего регистра сдвига группы, выход каждогорегистра сдвига соединен с соответствующим входом блока индикации и первым входом соответствующего элемента И второй группы, тактовый выходконтролируемой системы соединен совходом формирователя синхросигнала,выход которого соединен с первым входом первого элемента И, установочныйвход устройства соединен с первымустановочным входом первого и второго триггеров, единичный выход первого триггера соединен со вторымвходом всех элементов И второй группы и со входом генератора импульсов,выход которого соединен с первымвходом элемента ИЛИ, а его второйвход - с выходом первого элемента И,выход элемента задержки соединен совторым установочным входом первогои второго триггеров и со вторыми входами всех элементов И первой группы,выход второго триггера соединен со.вторым входом первого элемента И,введен третий триггер и второй элементИ,причем, выход элемента ИЛИ соединенс управляющим входом каждого регистра сдвига группы и с первым входомвторого элемента И, выход которогосоединен со входом элемента задержки,установочный вход устройства соединен с первым установочным входомтретьего триггера, выход схемы сравнения кодов соединен со вторым установочным входом третьего триггера,выход которого соединен со вторымвходом второго элемента И,На чертеже представлена блок-схема устройства.Устройство содержит контролируемую цифровую схему 1, схему 2 сравнения кодов, амплитудные компараторы 3, блок 4 индикации, элемент ИЛИ 5, элемент 6 задержки, первую группу элементов И 7, формирователь 8 синхросигналов, второй элемент И 9 группу регистров 1 О сдвига, первый элемент И 11, вторую группу элемен9002 35 5тов И 12, генератор 18 импульсов,первый триггер 14, третий триггер15 и второй триггер 16, вход 17 установочный.Входы амплитудных компараторов 3 ьсоединены с выходами контролируемойсистемы 1 и входами схемы 2 сравнения кодов, а выходы - с первымивходами первой группы элементов ИВыход каждого элемента И первойгруппы элементов И 7 соединены с информационным входом соответствующего регистра 10 сдвига выходы каждого из которь:х соединены с входамиблока 4 индикации и первым входомсоответствующего элемента И 12 второй группы. Вторые входы каждого элемента И второй группы элементовИ 12 соединены с выходом триггера14, а выходы каждого элемента И второй группы элементов И 12 - с информационным входом соответствующегорегистра группы регистров 10 сдвига.Выход триггера 14 соединен с входомгенератора 13 импульсов, выход кото- нрого соединен с первым входом элемента ИЛИ 5. Второй вход элемента ИЛИ 5соединен с выходом первого элемента И 11, один вход которого соединен с выходом триггера 16, а второй - с выходом формирователя 8 синхросигнала. Вход формирователя 8синхросигнала соединен с выходом испытуемой цифровой системы 1. Первый установочный вход триггера 15соединен с установочным входом 17устройства, а второй - с выходом схемы 2 сравнения кодов, выход третьего триггера соединен со вторым входом второго элемента И 9, второйдовход которого соединен с выходом элемента ИЛИ 5 и управляющими входамивсех регистров группы регистров сдвига, а выход второго элемента И 9 со входом элемента 6 задержки. Выход элемента 6 цифровой задержкисоединен со вторыми входами первойгруппы элементов И 7 и входами триггеров 14 и 16.150Устройство работает следующим образом.Выходные сигналы с контролируемойсистемы 1 поступают на входы амплитудных компараторов 3 и с их выходовчерез нормально открытые элементыИ группы элементов И 7 - на входырегистров 10 сдвига, число которыхравно числу выходных сигналов кон" 86 6тролируемой цифровой системы 1, Сиг"налы с формирователя 8 синхросигналов, формируемые тактовыми импульсами контролируемой цифровой системы 1, поступают на входы сдвига регистров сдвига группы регистров 10через первый элемент И 11 и элементИЛИ 5 и сдвигают информацию каждогоиз выходов контролируемой системы 1при каждом такте ее работы, заполняярегистры группы регистров 10 сдвигатекущей информацией.После заполнения регистров гоуппырегистров 10 сдвига информация из последних их разрядов стирается. Таким образом, при каждом такте работы системы 1 текущая информация поступает на вход регистров группы "гистров 10 сдвига, а в самом регистре сдвига в каждый момент содержится информация, предшествующая текущей. Количество предшествующих слоев определяется длиной регистров группы регистров 10 (при длине регистров, например,в 16 разрядов регистры сдвига хранят слово текущей информации и 15 предшествующих).Допустим, что результатом случайного сбоя контролируемой цифровойсистемыявляется появление какогото кода на ее выходах. В этом случае на схеме 2 сравнения кодов (представляющего, например, схему совпадения иногоразрядных кодов) набирают этот код. При совпадении набранного и появившегося на выходесистемы 1 кодов схема сравнения 2выдает импульс на вход триггера 15,сигналом с выхода триггера 15 открывается второй элемент И 9. Импульс синхронизации при этом поступает на элемент 6 задержки. Элемент 6 задержки представляет собой, например счетчик, в который с помощью ключей (тумблеров) в дополнительном коде записывается число тактов, на которое должен быть задержан импульс синхронизации на выходе по отношению ко входу. При поступлении заданного на тумблерах числа импульсовсинхронизации с выхода генератора задержки поступает импульс, являющиЙ- ся импульсом переполнения счетчика. Если на тумблерах задержки задана задержка, равная нулю, то элемент 6 задержки перебрасывает триггер 16 и закрывает элементы И первой группы 7 и первый элемент И 11, дальней900286 8памятью и регистр временного хранения). шее поступление информации из кон - тролируемой системы 1 на регистры группы регистров 10 прекращается. При этом в регистрах группы регистров 10 хранится информация, предшествую щая появившемуся на выходах контролируемой системы 1 ожидаемому коду сбоя,Гсли на ключах элемента 6 цифровой задержки набрано число, отлич О ное от нуля, то информация с выходаиспытуемой системы 1 продолжает поступать и фиксироваться в регистрах группы регистров 10. Одновременно импульсы сдвига импульсы синхро низации) поступают на счетный вход элемента 6 цифровой задержки. При поступлении числа импульсов, равного заданной величине цифровой за" держки, перебрасывается триггер 16, 2 о элементы И первой группы элементов И и первый элемент И 11. При этом в регистрах 10 будет находиться информация, предшествующая интересующего оператора коду и последующая. 25 Количество последующих слоев соответствует заданному оператором числу на элементе 6 цифровой задержки.Использование в устройстве сдвигов регистров 10 позволило совместитьзО функции регистра временного хранения и памяти данных. Для вывода информации на блок 4 индикации импульсов с выхода элемента 6 задержки перебрасывается первый триггер 14. Сигналом с триггера 14 открываются элементы И второй группы элементов И 12 и запускается генератор 13 импульсое. Импульсы с выхода генера" тора 13 с задаваемой оператором частотой через элемент ИЛИ 5 поступают на сдвиговые входы группы регистров 10. Информация в регистрах 10 сдвигается по кольцу и последовательно подается на блок 4 индикации.45 Триггеры 14-16 устанавливаются в исходное состояние сигналом с установочного входа 17 устройства.Таким образомвключение генерато 50 ра цифровой задержки в момент появления на выходе контролируемой системы интересующего оператора кода, обеспечивает произвольный выбор массива информации исследуемых цифровых систем, а использование в качестве55 запоминающего устройства сдвиговых регистров упрощает устройство контроля отсутствует блок управления формула изобретения Устройство для контроля цифровых систем, содержащее схему сравнения кодов, блок индикации, элемент ИЛИ, элемент задержки, первую и вторую группу элементов И, формирователь синхросигнала, группу регистров сдвига, первый и второй триггер, первый элемент И, генератор импульсов и группу амплитудных компараторов, причем каждый выход контролируемой системы соединен со входом соответствующего амплитудного компаратора группы и с соответствующим входом схемы сравнения кодов, выход каждого амплитудного компаратора группы соединен с первым входом соответствующего элемента И первой группы, выхоД каждого элемента И первой группы соединен с информационным входом соответствующего регистра сдвига группы, выход каждого регистра сдвига соединен с соответствующим входом блока индикации и первым входом соответствующего элемента И второй группы, тактовый выход контролируемой системы соединен со входом формирователя синхросигнала, выход которого соединен с первым входом первого элемента И, установочный вход устройства соединен с первым установочным входом первого и второго триггеров, единичный выход первого триггера соединен со вторым входом всех элементов И второй группы и со входом генератора импульсов, выход которого соединен с первым входом элемента ИЛИ, а его второй вход - с выходом первого элемента И, выход элемента задержки соединен со вторым установочным входом первого и второго триггеров, со вторыми входами всех элементов И первой группы, выход второго триггера соединен со вторым входом первого элемента И, о т л ич а ю щ е е с я тем, что, с целью упрощения устройства и расширения функциональных возможностей за счет запоминания и индикации информации, предшествующей сбойной на любое количество тактов, в устройстве введен третий триггер и второй элемент И, причем выход элемента ИЛИ соединен с управляющим входом каж9 900286дого регистра сдвига группы и с пер. соединен вым входом второго элемента И, вы- элемента ход которого соединен со входом элемента задержки, установочный входустройства соединен с первым установочным входом третьего триггера,выход схемы сравнения кодов соединен со вторым установочным входомтретьего триггера, выход которого 10 со вторым входом второгоИ.Источники информации,во внимание при экспертизе 51, "Электроника", 1977 Ю 5с. 23-33.2. "Электроника", 1975, Иф 10,с. 53 (прототип). Тираж 731арственного кзобретений ива, Ж, Рау писное з 12183/66 ВНИИПИ Гос по делам 113035, Ио