Мультиплексный канал

(54) МУЛЬТИПЛЕКСНЫЙ КАНАЛ Изобретение относится к цифровой вычислительной технике, в частности к организации структур муиьтиплексных каналов, и может быть использовано для ввода. вывода информации в цифровых вычислительных системах,с5Известны мультиплексные каналы, содержа. щие регистр командного слова, регистр адреса нового командного слова, модификатор. адреса, регистр запросов, дешифратор адреса внешнего устройства, шифратор адреса командного ело.10 ва, схему управления, шивы передачи управляющих сигналов и информационные шины. Футпьционирование такого канала происходит парылельно с работой центральногб процессора и за. ключается в приеме командных слов и управления обменом данных между внутренней пь мятью цифровой вычислительной машины (ЦВМ) и бопыпим количеством внепших устройств, работающих одновременно. Командные слова, полученные из внутренней памятиВВМ, приюьмаются в память устройства "Мультиплексиыйканал", которое содержит код операции, номер индикатора прерывания программы центрыьного процессора при окончании обмена, счетчик . количества обменов и: указывает область памяти, используемую при обмене, При каждом од. нократном - обмена происходит модификация ко личества обменов и текущего адреса данных. Завершение операции ввода-вывода вызывает прерывание программы центрального процессо. ра М.1Недостатком этих каналов является низкая пропускная способность.Наиболее близким к предлагаемому по технической сущности является мультиплексный канал, содержащий блок для обработки ко. манд центрального процессора, вход которого соединен с первым входом устройства, регистр связи с центральным процессором, первый вход которого соединен с первым выходом блока для обработки команд центрального процессора, второй вход - со вторым входом устройства, регистр разрешения запросов, дешифра. тор номера внешнего устройства, вход которо го соединен с первым выходом регистра связи с центральным процессором, а выход - со вхо. дом регистра разрешения запросов, регистр запросов, вход которого соединен с третьимвходом устройства, шифратор адреса внешнегоустройства., блок для анализа приоритетов, первый вход которого соединен со вторым выходом блока для обработки команд центральногопроцессора, второй вход - с выходом регистра запросов, третий вход - с выходом регист.ра разрешения запросов, а вьиод - со входомшифратора адреса внешнего устройства, коммутатор адресов обращения к памяти устройства, нервьщ вход которого соединен с выхо- щдом шифратора адреса внешнего устройства,второй вход - с первым вьиодом регистрасвязи с центральным процессором, а выход -с первым выходом устройства, модификатор,формирователь адресов размещения данных .во внутренней памяти, регистр командного слова, первый вход которого соединен с четвер.тым входом устройства, первый выход черезформирователь адресов размещения данныхсоединен со вторым выходом устройства, второй выход - с третьим вьиодом устройстваи третьим входом коммутатора адреса обращения к памяти устройства, третий выход черезмодификатор соединен со вторым входом регистра командного слова, четвертый выход последнего соединен с четвертым выходом устройства, коммутатор командных слов, первыйвход которого соединен со вторым вьиодомрегистра связи с центральным процессором,второй вход - с третьим выходом регистракомандного слова, а вьиод - с пятью выхоЭОдом устройства, селектор, регистр данных, первый вход которого соединен со вторым входом устройства, второй вход - с пятым вхо.дом устройства, а выход через селектор -с шестым и седьмым выходами устройства 23 35Недостаток известного мультнплексного ка.нала заключается в его невысокой пропускнойспособности, что обусловлено поочередным использованием входных и выходных информационных шин связи устройства с внутреннейпамятью ЦВМ, работающей в режиме рассло.ения обращений, с одной стороны, н внешнимиустройствами, с другой стороны, так как обслуживание запросов внешних устройств организовано последовательно и передача данных в 45каждый .юмент времени идет только в данномнаправлении.чЦель изобретения - повышение пропускнои способности мультиплексного канала.Поставленная цель достигается тем, что в50 мультиплексный канал, содержащий блок де. шифрации команд центрального процессора, вход которого соединен с первым входом канала, регистр связи с центральным процессо. ром, первый вход которого соединен с первым 55 выходом блока дешифрации команд централь. ного процессора, второй вход - со вторым входом канала, регистр разрешения запросов,.868743 4дешифратор номера внешнего устройства, вход которого соединен с первым выходом регистра связи с центральным процессором, а выходсо входом регистра разрешения запросов, регистр запросов, вход которого соединен с третьим входом канала, блок приоритетов, первый вход которого соединен со вторым выходом блока дешифрации команд центрального процессора, второй вход - с выходом регистра запросов, третий вход - с выходом регистра разрешения запросов, а выход - со входомшифратора адреса внешмго устройства, коммутатор адресов обращения к памяти канала, первый вход которого соединен с вь 1 хо/дом шифратора адреса внешнего устройства, второй вход - с первым выходом регистра связи с центральным процессором, а выход - с первым выходом канала, первый регистр командного слова; первый вход которого соединен с четвертым входом канала, второй вход - с выходом блока модификации, первьщ выход через первый формирователь адресов размещения данных во внутренней памяти - со вторым выходом канала, второй выход - с третьим входом коммутатора адресов обращения к памяти канала и третьим выходом канала, коммутатор командных слов, первьщ вход которого соединен со вторым вы.ходом регистра связи с центральным процессором, второй вход - с третьим выходом первого регистра командного слова, а выход - с четвертым выходом канала, первый регистр лвиных, вход которого соединен со вторым входом канала, а выход - с пятым выходом канала, введены второй регистр командного слова, регистр направчения передачи информа.ции, второй регистр данных, коммутатор, второй формирователь адреса размещения данных во внутренней памяти и коммутатор номера индикатора прерывания программы централь.ного процессора, причем первый вход регистра направления передачи информации соединен с третьим выходом регистра связи с централь.ным процессором, второй вход - с выходом дешифратора номера внешнего устройства, а выход - с четвертым входом блока приорнте.тов, первый вход второго регистра командного слова соединен с четвертым входом канала, первый вьиод через второй формирователь адресов размещения данных во внутренней памяти - с шестым выходом канала, второй выход - с четвертым входом коммутатора ацресов обращения к памяти канала и седь.мым выходом канала, третий выход - с трепим входом коммутатора командных слов и.с первым входом коммутатора, второй вход которого соединен с третьим выходом первого регистра командного слова, выход коммутато.ра соединен со входом блока модификации,86 выход которого соединен со вторым входом второго регистра командного слова,. первый и второй входы коммутатора номера йндикатора прерывания программы центрального процессора соединены соответственно с четвертыми выходами первого и второго регистоов комащ. ного слова, а выход - с восьмымвыходом канала, вход и выход второго регистра данных соединены соответственно с пятым входом и девятым выходом канала.На фиг. 1 изображена блок-схема мультиплексного канала; на фиг. 2, - структура командного слова.Мультиплексный какал содержит входы 1 - 5 канала, выходы б - 14 канала, блок 15 дешифрации команд центрального процессора со входом 16 и выходами 17 и 18, регистр 19 связи с центральным процессором со входами 20 и 21 и выходами 22, 23 и 24, первый регистр 25 командного слова со входами 26 и 27 и выходами 28 - 31, второй регистр 32 командного слова со входами 33 и 34 и выходами 35 - 38, регистр 39 запросов со входом 40 и выходом 41, дешифратор 42 номера внешнего устройства со входом 43 и выходом 44, первый формирователь 45 адреса размещения данных во внутренней памяти со входом 46 и выходом 47, коммутатор 48 со входами 49 и 50 и выходом 51, второй формирователь 52 адреса размещения данных во внутренней памяти со входом 53 и выходом 54, регистр 55 направления передачи информации со входами 56 и 57 и выходом 58, регистр 59 разрешения запросов со входом 60 и выходом 61,блок 62 модификации со входом 63 и выходом 64, блок 65 приоритетов со входами бб - 69 и выходом 70, первый регистр 71 данных со входом 72 и выходом 73, коммутатор 74 , номера индикатора прерывания программы ллнтрального процессора со входами 75 и 76 и выходом 77, второй регистр 78 со входом 79 и выходом 80, шифратор 81 адреса внешнего устройства со входом 82 и выходом 83, коммутатор 84 адресов обращения к памяти устройства со входами 85 - 88 и выходом 89, коммутатор 90 командных слов св входами 91, 91 и 93 и выходом 94.Структура командного слова включает поля:направление 95 передачи данных, номер 96 внешнего устройства, номер 97 индикатора прерывания программы центрального процессора, счетчик 98 количества обменов, необходь мых для завершения обмена, счетчик 99 юресов и начальный адрес 100 размещены дал.ных во внутренней памяти ЦВМ.Мультиплексный канал работает следующим образом.Работа канала инициируется командой ".прием командного слова", поступающей из памяти 8743 6центрального процессора на вход блока 15, свыхода 17 которого в регистр 19 поступаетсигнал приема командного слова, разрешая прием егоиз внутренней памяти через вход 2.Запись командного слова в память каналаосуществляется следующим образом. Номервнешнего устройства, одновременно являющийся адресом размещения командного слова впамяти, с выхода 22 регистра 19 поступает на 10 вход 86 коммутатора 84 и далее в память свыхода 6. Вслед за передачей адреса в память.передается командное слово, которое с выходя 23 регистра 19 поступает на вход 91 коммутатора 90 и затем на выход 9, Во время 15записи командного слова работа блока 65 блокируется сигналами, поступающими с выхода18 блока 15.Наличие в памяти канала командного словадля некоторого внешнего устройства индици.руется соответствующим разрядом регистра 59, 20который возбуждается сигналами, поступающими на его входы с дешифратора 42, Направление передачи информации для некоторого внеш.него устройства индицируется соответствующимразрядом регистра 55, который возбуждается 25сигналами, поступающими на его входы с выхода 24 регистра 19 и сигналами с выхода дешифратора 42.Реализация запросов внешних устройств наобмен данных между каким-либо внешним устройством и внутренней памятью ЦВМ осуществляется в следующей последовательности,Запросы внешних устройств на обмен данныхпоступают в регистр 39. При наличии сигналаразрешения запроса блок 65 пропускает старшийзапрос на ввод (вывод) информации, которыйзатем поступает на шифратор 81, С выхода 83последнего адрес размещения командного словав памяти поступает на вход 85 коммутатора 84,с выхода которого - в память мультиплексно.го канала, По этому адресу из памяти каналана регистр 25 (32) по входу 26 (33) читаетсякомандное слово, которое управляет вводом(выводом) данных. После этого блок 65 пропускает старший запрос на вывод (ввод) ин формации, Командное слово, соответствующееэтому запросу, из памяти канала поступает навход 4 и далее на регистр 25 (32).Недобходимые для формирования адресовразмещения данных во внутренней памяти по.50ля 99 и 100 поступают на формирователи 45и 52, с выходов которых адреса параллельнопоступают в различные блоки памяти ЦВМ:с выхода 7 - для ввода информации, а с выхода 11 - для вывода информации.Обмен данных происходит следующим образом. При записи данных во внутреннюю памятьЦВМ информация от внешнего устройства, но.мер которого с выхода 29 регистра 25 посту..юет на выход 8 и далее к внешнему устрой. ству, поступает на вход 5, а. затем через регистр 78 - на выход 14 (во внутреннюю память ЦВМ). При чтении данных прочитанная из внутренней памяти информация поступает на вход 2 и далее через регистр 71 и выход 10 - к внешнему устройству, номер которого поступает с выхода 36 регистра 32 на выход 12После завершения обмена данных выполняются модификации командных слов. С выхо. дов 30 и 37 регистров 25 и 32 поля 98, 99 поступают на входы коммутатора 48 и далее поочередно на блок 62, По окончании модификации новые значения этих полей записываются в регистры 25 и 32 по входам 27 и 34 соответственно, а затем командные слова через входы 92 и 93 коммутатора 90 паслсдовательно записываются в память канала по адресам, хранящимся в полях 9 б командных слов и поступающим с выходов 29 и 36 регистров 25 и 32 через коммутатор 84 в память мульти-. плексного канала.В случае, когда обмен данных завершен пол. постыл и состояние поля 98 равно нулю, про. изводится выдача номера индикатора прерывания программы центрального процессора. Поля 97 каждого командного слова поступают на коммутатор 74 и далее с выхода 13 в цент. ральный процессор.Таким образом, нри равенстве интенснвнос. тей потоков запросов внешних устройств, работающих на запись и чтение, предлагаемый мульпшлексный канал по сравнению с известным позволяет увеличить пропускную способ. ность. Это обусловлено тем, что в лредлага. емом канале в установившемся режиме одновременно ведется работа по двум командным словам, тогда как в известном в каждый мо. мент времени работа ведется только по одному командному слову. Формула изобретения Мультиплексный канал, содержащий блок дешифрации команд центрального процессора, вход кот"рого соединен с первым входом канала, регистр связи с центральным процессором, первый вход которого, соединен с первым вы. ходом блока дешифрации команд центрального процессора, второй вход - со вторым входом канала, регистр разрешения запросов, дешифратор номера внешнего устройства, вход которого соединен с первым выходом регистра связи с центральным процессором, а выход - со входом регистра разрешения запросов, ре. гистр запросов, вход которого соединен с третьим входом канала, приоритетный блок, первый вход которого соединен со вторым . 5 10 5 20 25 выходом блока дешифрации команд централь. ного процессора, второй вход - с выходом регистра запросов, третий вход - с выходом регистра разрешения запросов, а выход - со входом шифратора адреса внешнего устройства, коммутатор адресов обращения к памяти канала, первый вход которого соединен с выходом шифрВторв адреса внешнего устройства, второй вход - с первым выходом регистра связи с центральным процессором, а выход - с первым выходом канала, первый регистр командного слова, первый вход которого соеди. нен с четвертык входом канала, второй вход - с выходом блока модификации, первый вцход через первый формирователь адресов раз. мещения данных во внутренней. памяти - со вторым выходом канала, второй выход - с третьим входом коммутатора адресов обра. щения к памяти канала и третьим выходом канала, коммутатор командных слов, первый выход которого соединен со вторым выходом регистра связи с центральным процессором, второй вход - с третьим выходом первого регистра командного слова, а выход - с четвертым выходом канала, первый регистр данных,вход которого соединен со вторым входом ка. нала, а выход - с пятым выходом канала, о т л и ч а ю щ и и е я тем, чге, с целью повышения пропускной способности каивлв, в него введены второй раастр комвщевго авва, регистр направления передачи ииформвщщ, второй регистр данных, коммутатор, второй фор мирователь адреса размещения данных во внутренней памяти и коммутзтор номера индикатора прерывания программы центрального про.цессора, причем первый вход регистра иаправ-ленни лередачиинформации соединен с третьим выходом регистра связи с центральным процессором, второй вход - с выходом дешифратора номера внешнего устройства, а выход - с четвертым входом приоритетного блока, пер. вый вход второго регистра командного слова соединен с четвертым входом канала, первый выход через второй формирователь адресов размещения данных во внутренней памяти - с шестым. выходом канала, второй выход - с четвертым входом коммутатора адресов об. ращения к памяти канала и седьмым выходом канала, третий выход - с третьим входом ком. мутатора командньи слов и с первым входом коммутатора, второй вход которого соединен с третьим выходом первого регистра комащ- ного слова, выход соединен со входом блока модификации, выход которого соединен со вторым входом второго регистра командного слова, первый и второй входы коммутатора ио. мерв индикатора прерывания программы центрального процессора соединены соответственно с четвертыми выходами первого и второго ре.9 гистров командного слова, а выход - с вось. мым выходом канала, вход и выход второго регистра данных соединены соответственно с пятым входом и девятым выходом канала.Источники информации,пвииятые во внимание при экспертизе Составитель В. ВертлибМитровка Техред М. Рейвер Корректор М. одни сное Тираж 748осударственного комитета СССРизобретений и открытийква, Ж, Раушская наб., д, 4 Ужгоро 329/70 ВНИИПИ по делам 113035, М