Устройство для устранения “обратной работы

Союз Совет скмхСоциалистическихРеспублик ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 1 и 836805па делам нзабретеннй и аткрытнйОпубликовано 07.06,81Бюллетень М 21 Дата опубликования описания 10,06.81(54) УСТРОЙСТВО ДЛЯ УСТРАН ОБРАТНОЙ РАБОТЫ ение касается элпользоваться вных методом фаз ктросвязи 1 стемах пеой манипуИзобможетедачи ии для устранесистемах бщений с фапередачи дискретных ипуляциеи, соммутатор и ержащее блемент НЕ,зовои.м мяти, каждомала- э ичем с блоке преобр емент И и ре гнальный вхо блока преоб ен со входом зования . сигистр сдвига, регистра сдвиазования сигнаэлемента НЕт ен к сигнальа одног е которого подклю входу регистра с преобразования входы регистров нако помехоустой йства невелика. вы а друго ному блок гнала, а такдвига объедиовые Од иво такого Цель изобретения - повышение помустойчивости устройства. Известно устройствя "обратной работы" Для этого в устройство для устранения "обратной работы" в системахпередачи дискретных сообщений с фазовой манипуляцией, содержащее блок памяти, коммутатор и элемент НЕ, а в каждом блоке преобразования сигнала - элемент И и регистр сдвига, причем сигнальный вход регистра сдвига одного блока преобразования сигнала соединен со входом элемента НЕ, выход которого подключен к сигнальному входу регистра сдвига другого блока преобразования сигнала, а тактовые входы регистров сдвига объединены, введены блок управления, формирова-, тель импульсов и управляющий триггер, а в каждый блок преобразования сигнала - элементы ИЛИ-НЕ, триггеры и сумматоры, выходы которых подключены ко входам элементов ИЛИ-НЕ, выходы которых соединены с первыми входами соответствующих триггеров, выходы которых подключены ко входам элемента И, выход которого соединен с со 836805ответствующим входом управляющего триггера, выход которого подключен к управляющему входу коммутатора, сигнальный вход которого соединен с одним из выходов регистра сдвига, другие выходы которого подключены к первым входам соответствующих сумматоров, вторые входы которых соединены с выходами блока памяти, ко входу которого подключен выход блока управ ления, при этом тактовые входы регистров сдвига соединены со входом формирователя импульсов, выход которого подключен ко вторым входам со-, ответствующих триггеров. 15На чертеже представлена структурная электрическая схема описываемого устройства. 30 20Устройство для устранения "обратной работы" содержит элемент НЕ 1, формирователь 2 импульсов, блок 3 управления, блок 4 памяти, управляющий триггер 5, коммутатор 6, блоки 7 и 8 преобразования сигнала, каждый из которых содержит регистр 9 сдвига, сумматоры 1 О, элементы ИЛИ-НЕ 11, триггеры 12, элементы И 13.Устройство работает следующим образом.При отсутствии обратной работы двоичные элементы информации со входа устройства поступают в регистр 9 сдвига блока 7 преобразования сигнала в прямом коде, а в регистр 9 сдвига блока 8 - в инверсном вследствие их инвертирования элементом НЕ 1. При этом каждый блок 7 и 8 преобразования сигнала производит обнаружение сигнала в прямом коде и работает следующим образом.Поступающие с регистра 9 сдвига ьй элементов информации в параллельном коде непрерывно сравниваются насумматорах 10 с соответствующими разрядами кодовых слов, поступающих последовательно в параллельном кодес блока 4 памяти. При этом непрерыв,ное периодическое считывание кодовых слов из блока 4 памяти, обеспечиваемое блоком 3 управления, производится с частотой, превышающей частоту Г следования импульсов тактовой синхронизации регистров 9 сдвига более, чем в Ф Раз, т.е. 4 РнТ, где п - общее число разрешенных кодовых комбинаций принимаемого кода, записанных в блоке 4 памяти. Та-, ким образом, за каждый тактовый интервал регистров сдвига на вторые входы каждых Й сумматоров 10, соответствующих разрядным выходам регистра 9 сдвига с номерами, определяемыми выражением : 1+со (где 1 - порядковый номер группы из Я сумматоров, К=О О -1 при каждом 3), последовательно подается соответствующий-ый разряд каждого кодового слова блока 4 памяти. При поэлементном совпадении какого-либо ч .-разрядного кодового слова (одного из Я) регистра сдвига содним из кодовых слов блока 4 памяти на соответствующих и сумматорах 10, на входе соответствующего элемента ИЛИ-НЕ 11 появится сигнал, который установит соответствующий триггер 12 в единичное состояние. При установке всех триггеров в единичное состояние в течение тактового интервала, что возможно только при накоплении в регистре 9 сдвига Я правильно принятых в прямом коде И -разрядных слов принимаемой информации, на выходе элемента И 13 появится сигнал, кототорый установит управляющий триггер 5 в такое состояние, при котором коммутатор 6 подключит на выход устрой,ства последний разрядный выход регистра 9 сдвига рассматриваемого блока.Таким образом, при отсутствии обратной работы установка управляющего триггера 5 будет производиться вы-. ходным сигналом блока 7 преобразования сигнала и на выход устройства будет подключен последний разрядный выход регистра сдвига этого блока.В начале каждого тактового интервала производится сброс всех триггеров 12 обоих блоков в нулевое состояние выходным импульсом формирователя 2 импульсов. Формирователь 2 импульсов по каждому переднему фронту тактовых импульсов формирует импульс, длительностью которого определяется следующим соотношениемТ 11. ( (1 тгдеМн . счТ - длительность элементарной посылки; П - период считывания кодовых словиз блока 4 памяти;о - общее число разрешенных кодовыхслов принимаемого кода, записанных в блоке 4 памяти;минимальная длительность импульса, необходимая для надежнойустановки триггеров запоминанияв нулевое состояние.836805 5Это необходимо для того, чтобы по окончании действия импульса формирователя 2 импульсов каждая кодовая комбинация блока памяти хотя бы один раз поступила в блоки 7 и 8 до начала следующего тактового интервала. При возникновении обратной работы сигналы на переключение управляющего триггера 5 не будут поступать до тех пор, пока все разряды регистра 9 сдвига блока 8 не заполнятся вторично инвертированными элементами информации. За это время п 4 элементов информации в прямом коде, оставшиеся в регистре 9 сдвига блока 7, будут последовательно подаваться на выход устройства. Как только все разряды регистра 9 сдвига блока 8 заполнятся вторично инвертированными элементами информации и произойдет обнаружение прямого кода этим блоком, управляющий триггер 5 опрокинется, и коммутатор 6 подключит на выход устройства последний разрядный выход регистра 9 сдвига блока 8. При самоустранении обратной. работы, когда на вход устройства вновь будет поступать информация в прямом коде, сигнал на переключение управляющего триггера 5 будет снова поступать с блока 7 после того, как разряды его регистра 9 сдвига заполнятся информацией в прямом коде. За это время, аналогично рассмотренному случаю, оставшиеся ий элементов информации в прямом коде в регистре 9 сдвига блока 8 будут подаваться на выход устройства. В результате, если кодовые комбинации не были искажены помехами, то в среднем устранениеобратной работы будет производиться за время приема о /2 посылок информации, т.е. в данном случае увеличение длины (разрядности) регистров 9 сдви.га, с целью повышения устойчивости блоков 7 и 8 от ложного срабатывания, на время устранения обратной работы влияния не оказывает. Устойчивость блока 7 или 8 от ложного срабатывания характеризуется вероятностью ложного срабатывания Р и определяется величиной Я , которая в свою очередь определяет разрядность регистра 9 сдвига, количество сумматоров 1 О, элементов ИЛИ-НЕ 11, триггеров 12 и число входов элемента И 13, т.е, структуру блока. бПолагая, что все кодовые комбинации, .поступающие с каждым тактом на сумматоры 10 блока, принимающего информацию в инверсном коде, равновероятны, а также, полагая, что искажение двоичного элемента "1" или 11 1О является независимым и равновероятным событием, то вероятность ложного срабатывания Р блока будет определяться выражением где 1 т - общее число разрешенных ко 15 довых слов записанных в блоке 4 памяти; г 1 - разрядность кода. Из приведенного выше выражения величина Я определяется в следующем 20 видегде 3 означают операцию округлениядо ближайшего целого числа.При известных значениях гп и ивеличину Я выбирают из требуемой вероятности ложного срабатывания Р блоков 7 и 8, чем обеспечивается требуемая помехоустойчивость устройства,Блок 4 памяти позволяет производить перезапись алфавита кодовых комбинаций принимаемого кода и тем самым обеспечить работоспособность устройства при приеме любого н- разрядного корректирующего кода при соответствующем выборе структуры блоков 7 и 8. При этом работа устрой ства не зависит от помехоустойчивости системы цикловой синхронизации, которая вданном устройстве исключена, и устранение обратной работы в принимаемом сигнале может производиться при любой скорости передачи данных. Формула изобретения 50Устройство для устранения "обратной работы" в системах передачи дискретных сообщений с фазовой манипуляцией, содержащее блок памяти, коммутатор и элемент НЕ, а в каждом блокепреобразования сигнала - элемент Ии регистр сдвига, причем сигнальныйвход регистра сдвига одного блокапреобразования сигнала соединен со7 . 83 входом элемента НЕ, выход которого подключен к сигнальному входу регистра сдвига другого блока преобразования сигнала, а тактовые входы регистров сдвига объединены, о т л и ч а - ю щ е е с я тем, что, с целью повышения помехоустойчивости, введены . блок управления, формирователь импульсов и управляющий триггер, а в каждый блок преобразования сигнала - элементы ИЛИ-НЕ, триггеры и сумматоры, выходы которых подключены ко входам элементов ИЛ-НЕ, выходы которых соединены с первыми входами соответствующих триггеров, выходы которых подключены ко входам элемента И, выход кбторого соединен с соответствующим входом управляющего триггера, выход которого подключен к управляю 6805 8щему входу коммутатора, сигнальныйвход которого соединен с одним извыходов регистра сдвига, другие выходы которого подключены к первым входамсоответствуюпщх сумматоров, вторыевходы которых соединены с выходамиблока памяти, ко входу которого подключен выход блока управления, приэтом тактовые входы регистров сдвига 1 а соединены со входом формирователяимпульсов, выход которого подключенко вторым входам соответствующихтриггеров. Источники информации,принятые во внимание при экспертизе1. Мартынов Е.М. Синхронизация в системах передачи секретных сообщений. М., "Связь", 1972, с,182-184.836805 т едакт Решетник Ахмедова Те Подписно филиал ППП Патент, г. Ужгород, ул ктная, 4 каз 320 ВНИИПИ по 113035тель В. ЛякишевМ. Голинка Коррек 45 Тираж 698Государственного комитета СС елам изобретений и открытий Москва, Ж, Раушская наб.,