Устройство для измерения ортогональныхсоставляющих сигнала

О П И С А Н И Е834548ИЗОБРЕТЕНИЯ Союз СоветскихСфцналнстнчесинкРеспублик АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(51) М. К.п. 6 01 В 19/06 666480/18 присоединением заявки М23) Приоритет Гесудерстееинмй кфиетет СССР ае деаам изобретений н еткритейОпубликовано 30.05,81. Бюллетень Рй 20Дата опубликования описания 31,05.81 2) Авторы изобретения Ю нучев, М. М. Барашков, и А. П. Мартынов аявитель 54)УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ ОРТОГОНАЛЬНЫХ СОСТАВЛЯЮЩИХ СИГНАЛА ме Фь испольадионавиобходимо игналов измер ениясодержаели тель ициентом од-аналог, преобразомножения, рое совтр ой с твом я измеретого устройства яв 20тй частотный диапаНедостатками ляются ограничен зон, который обу операции произвед овлен временемния кодов выборо Изобретение относится к ительной технике с применениеровой фильтрации и может бытзовано в радиоуправлении, ргации, радиолокации, а такжегих областях техники, где неизмерение амплитуды и фазы сна фоне шума.Известно устройство дляортогональных составляющих,щее кварцевый генератор, дчастоты с переменным коэффделения, преобразователь кшифратор, блок управления,ватель аналог-код, блоки уреверсивные счетчики, котоместно с арифметическим усможет быть использовано длния амплитуды и фазы сигнала сигнала на коды ортогональных функций и сл ожнос ть его р еали зации.По основному авт. св. У 759968, известно устройство для измерения ортогональных составляющих сигнала, которое совместно с вычислительнйм устройством может быть использовано для измерения амплитуды и фазы сигнала, содержащее аналого-цифровой преобразователь, регистры, накапливающие сумматоры, блок управления, блок сдвига информации, блок формирования признака сдвига, блок анализа знака, сумматоры, блоки инверсии кодов, блок формирования признака знака, добавочные блоки сдвига и связи между ними 2Недостатком известного устройства является невозможность измерения амплитуды и фазы сигнала без специального арифметического устройства,Цель изобретения - расширение Функциональных воэможностей при из,мерении амплитуды и фазы сигнала.48 фный блок формирования признака знака, причем первый вход блока анализамаксимального кода соединен с информационным выходом аналого-цифровогопреобразователя и выходом первогонакапливающего сумматора, второй еговход присоединен к первому входу добавочного блока сдвига информации ивыходу второго накапливающего сумматора, а выход соединен со входом вто-.рого регистра и вторым входом добавочного блока сдвига информации, выходкоторого подсоединен к первому входувторого сумматора, прямой выход второго сумматора через добавочный блокФормирования признака знака соединенс выходом блока формирования признаказнака,На чертеже представлена структурнаясхема устройства для измерения ортогональных составляющих сигнала,Устройство содержит аналого-цифровой преобразовательАЦП)1, блок 2сдвига информацииблок 3 формирования признака сдвига, блок 4 анализазнака, первый и второй регистры 5и 6, блок 7 управления, первый,вто"рой и третий сумматоры 8-10, первый.и второй блоки 11 и 12 инверсии кбдов,блок 13 формирования признака знака,первый и второй добавочные блоки 14и 15 сдвига, первый и второй накапливащций сумматоры 1 б н 17, блок 18 анализа максимального кода, третий до"бавочный блок 19 сдвига, добавочныйблок 20 формирования признака знака.Устройство работает следующим образом,На один из входов АЦПпоступает.сигнал Ц, а на другой вход отблока 7 управления серия импульсов Т ЮРследующих с интервалом Т и определяющихмоменты взятия выборок сигнала. Навыходе АЦП 1 формируется И -разрядный код выборки / Х 1/,соответствующийпо величине модулю выборки, а такжепризнак знака выборки Зн Х Код/Х 1(поступает на входы блока 3 формирования признаков сдвига и блока 2 сдвигаинформации. Блок 3 формирования признака сдвига анализирует входной коди определяет положение старшейединицы в разрядной сетке. При наличии старшей единицы кода в младшихраэрядах разрядной сетки блок 3 формирует команду сдвига Кр, поступающую на блок 2 сдвига, в котором код1 сдвигается на соответствующее 3 8345Поставленная цель достигается тем, что в устройство для измерения орто-гональных сбставляющих сигнала,содержащее аналого-цифровой преобразователь, первый регистр, первый и5 второй накапливающие сумматоры, блок управления, соединенный с аналого-цифровым преобразователем, блок сдвига информации, блок Формирования признака сдвйга блок анализа знака, 10 второй регистр, первый, второй и третий сумматоры, первый и второй блоки инверсии кодов, блок Формирования признака знака и первый и второй добавочные блоки сдвига, информационный 15 выход аналого-цифрового преобразователя соединен с входами блока сдвига .информации и блока формирования приз- нака сдвига,. выход которого соединен с управляющим входом блока сдвига ин формации и через второй регистр с управляющими входами первого и второго добавочных блоков сдвига, выход блока сдвига информации через первый регистр соединен с первым входом пер вого. сумматора, прямые и инвертированные выходы первого и второго сумматоров соединены соответственно с входами первого и второго блоков инверсии кодОв, выходы которых подсоединены З 0 соответственно ко входам первого и второго добавочных блоков сдвига и первым входам первого и второго сумматоров, выходы первого и второго добавочных блоков сдвига соединены соответственно со вторыми входами второго и первого сумматоров и информационнымн входами первого и второго накапливающих сумматоров, знаковый выход аналого-цифрового преобраэовате ля присоединен к одному из входов блока анализа знака, второй вход которого соединен со вторым выходом блока управления, а выход подсоединен к знаковым Входам первого Й второго 45 блоков инверсии кодов ипервого и второго накапливающих сумяаторов, третий и четвертый выходы блока управления присоединены соответственно к управляющим входам второго регистра ичерез последовательно соединенные третий сумматор, выход которого сое-динен со входом, и блок формирования признака знака подсоединены к управляющим входам первого и второго блоков инверсии кодов, введены блок анализа максимального кода, третий добавочный блок сдвига и добавоч- Жк