Устройство для задержки импульсов

,5 (088,8) по делам изобретеиий и открытий) УСТРОЙСТ ЗАДЕРЖКИ ИМПУЛЬСОВ вого триггер вого элемент нен нулевым одключен к перв ход НЕ, выход к м второго рого триггер емента И - НЕприменезличногое задержки орого . соедииггера, а едиподключен к ничныи выход вто выходу второго эл первыи вход-1 О Изобретение относится к автоматике и вычислительной технике и может бытьно в вычислительных устройствах раназначения, где необходимо полученипоследовательностей импульсов,Известно устройство для задержки импуль.сов, содержащее входную шину, которая подключена ко входу первого элемента задержкии через инвертор ко входу второго элементазадержки, триггер на двух элементах И - НЕ,единичный вход триггера соединен с выходомвторого элемента задержки через последовательно соединенные дифференцирующую цепочкуи инввртор, а нулевой вход триггера соединенс выходом первого элемента задержки черезпоследовательно соединенные дифференцирую.щую цепочку и инвертор 11.Наличие в устройстве дифференцирующихцепей, приводит к низкой помехозащищенности, а также усложняет гибридно-пленочнуютехнологию изготовления;Известно устройство для задержки импуль.сов, содержащее инвертор, два триггера, дваэлемента И - НЕ, причем единичный выход пер. которого соединен с нулевым выходом первого триггераинвертор соединен с входной шиной, а выход инвертора подключен к первому элементу задержки. Кроме того, содержит второй элемент задержки, вход которого соединен с входной шиной, а выход подключен к нулевому входу первого триггера, единичный вход которого подключен к выходу первого элемента задержки (2.Наряду с положительными качествами (малым числом элементов, достаточно широкими функциональными возможностями, высокой помехозащищенностью) зто у,тройство имеет серьезные недостатки, Оно содержит два элемента задержки, которые могут быть выполнены в виде одновибратъра и являются не- технологичными для гибридно-пленочной тех. нологии, так как содержат конденсаторы. Другим недостатком известного технического ре.20 Перед подачей положительных импульсов на вход устройства на выходе удвоителя 1 частоты присутствуют единичный высокий потен. циал ( фиг, 2, диаграмма 1). гщения,йвляется сложная настройка устройства,так как для одинаковой задержки переднегои заднего фронтов входного сигнала требуется выполнить условие 1 зад, = 1 ззад (гдет 1 эад, - время задержки первого элемента за.держки, а гзад, - время второго элементазадержки), Настройка первого и второго элемента задержки на одинаковое время задержки является очень трудоемкой операцией: оназанимает 83% времени настройки всего устройства для задержки импульсов.Цель изобретения - повышение технологич.ности устройства и упрощение его настройки,Поставленная цель достигается тем, что вустройство для задержки импульсов, содержа.15щее элемент задержки, первый инвертор, дватриггера, причем единичный выход первого. триггера подключен к первому нулевому вхо.ду второго триггера, второй нулевой вход которого соединен с единичным входом первоготриггера, нулевой вход первого триггера под.ключен к первому единичному входу второготриггера, второй единичный вход которогосоединен с нулевым выходом первого триггера, первый инвертор соединен с входной шиной, элемент задержки, введены удвоительчастоты, второй инвертор, два элемента И-НЕ,причем входная шина подключена ко входуудвоителя частоты и первому входу первогоэлемента И - НЕ, второй вход которого подключен ко второму входу второго элементаИ - НЕ и к выходу второго инвертора, вход ко.торого соединен с выходом элемента задержкивход которого подключен к выходу удвоителя частоты, а второй вход второго элемента И - НЕподключен к выходу первого ин. З 5вертора, выход второго элемента И - НЕ подклю.чен к нулевому входу первого триггера, еди.ничный вход которого соединен с выходомпервого элемента И - НЕ,На фиг. 1 представлена функциональная схе ома устройства для задержки импульсов; нафиг. 2 - временные диаграммы его работы.Устройство для задержки импульсов содержит удвоитель 1 частоты, выход которогоподключен к элементу 2 задержки и через45второй инвертор 3 к первому элементу 4И - НЕ и второму элементу 5 И - НЕ, элемен.ты б И - НЕ и 7 И - НЕ образуют триггер 8,элементы 9 и 10 И - ИЛИ - НЕ образуют триггер 11, выход которого соединен с выходом12 устройства для задержки импульсов, пер,.вый инвертор 13.Работа устройства осуществляется следующим образом. 4На выходе элемента 2 задержки присутствует высокий уровень напряжения, а на выходе второго инвертора 3 - низкий потенциал(диаграммы 2 и 3), Низкий потенциал с выхода второго инвертора 3 приводит к образованию высоких потенциалов на выходах первого 4 и второго 5 элементов И - НЕ (диаграм. мы 4 и 5), Допустим, что перед подачей импульсов оба триггера находятся в состоянии "0", При этом на выходе элемента 6 И - НЕ находится низкий потенциал (диаграмма 6), а на выходе элемента 7 И - НЕ находится викокий потенциал (диаграмма 7), На обоих нулевых входах первого элемента И схемы 9 И - ИЛИ - НЕ (диаграмма 9) присутствуют высокие потенциалы, следовательно, на его выходе будет низкий потенциал, а на выходе элемента 10 И - ИЛИ - НЕ (диаграмма 10) будет высокий потенциал, так как на втором единичном входе первого элемента И элемента 10 И - ИЛИ - НЕ - низкий потенциал и на входе второго элемента И элемента 10 И - ИЛИ - НЕ - низкий потенциал, Таким образом, триггер 11 в нулевом состоянии, Высокий потенциал с выхода элемента 10 И - ИЛИ - НЕ поступает на вход второго элемента И элемента 9 И - ИЛИ - НЕ и подтверждает низкий потенциал на выходе 12 устройства.В момент т, появления первого входного импульса на выходе удвоителя 1 частоты формируется низкий потенциал, после чего форми. руется низкий уровень напряжения на выходе элемента 2 задержки, Этот сигнал образует высокий уровень напряжения на выходе второ. го инвертора 3, после этого к обоим входам элемента 4 И - НЕ приложены высокие уровни напряжения и на его выходе формируется низкий потенциал, который перебрасывает триггер 8 в единичное состояние, На выходе элемента 6 И - НЕ - высокий потенциал, а на выходе элемента 7 И - НЕ - низкий потенциал. Триггер 11 не меняет своего нулевого состояния, так как к первому входу первого элемента И элемента 9 И - ИЛИ - НЕ приложен низкий потенциал, Других изменений выходных потен. циалов. элементов устройства в момент т, не происходит. По окончании периода задержки элемента 2 задержкимомент т)на его выходе появляется высокий уровень напряжения, после чего к второму входу первого элемента 4 И - НЕ и к первому входу второго элемента 5 И - НЕ приложены низкие потенциалы с инвертора 3, управляемого схемой задержания, Таким об: разом, на выходе первого 4 и второго 5 элементов И - НЕ будут высокие потенциалы, Второй триггер 11 перебросится иэ нулевого в единичное состояние, так как на обоих входах первого элемента И элемента 9 И - ИЛИ - НЕ находится высокий потенциалы. Таким обра..зом, на выходе первого элемента 9 И - ИЛИ - НЕбудет низкий потенциал, а на выходе второгоэлемента 10 И - НЛИ - НЕ и на выходе устрой.ства 12 - высокий потенциал,Других изменений выходных потенциаловэлементов устройства в, момент т, не произой.дет до момента тз окончания входного импульса.В момент тз на выходе.удвоителя 1 частотыформируется низкий потенциал, после чего фор.мируется низкий уровень напряжения на выходе элемента 2 задержки, Этот сигнал образуетвысокий уровень напряжения иа выходе второ.го инвертора 3. В момент 3 на выходе перво.го инвертора 13 - низкий потенциал, а на еговыходе будет высокий потенциал (диаграмма,13). Таким образом, к обоим входам второгоэлемента 5 И - НЕ приложены высокие уровнинапряжения и на его выходе формируется низкий потенциал, который перебрасывает триггер8 в нулевое, состояние, Триггер 11 не меняетсвоего единичного состояния, так как к второму входу второго элемента И элемента 10И - ИЛИ - НЕ приложен низкий потенциал. Других изменений выходных потенциалов элементов устройства в момент т не происходит,По окончании периода задержки элемента 2задержки(момент тДна его выходе появляется высокий уровень напряжения, после чегоко второму входу первого элемента 4 И - НЕи первому входу второго элемента 5 И - НЕприложены низкие потенциалы. Таким обра.зом, на выходе перв 9 го 4 и второго 5 элемен.тов И - НЕ будут высокие потенциалы. Второйтриггер 11 перебросится из единичного в ну.левое состояние, так как на обоих входахвторого элемента И элемента 10 И - ИЛИ - НЕнаходятся высокие потенциалы, Таким образом, на выходе 12 устройства будет низкийпотенциал.В момент 4 все выходные сигналы элементов устройства для задержки импульсов совпадают с их исходными состояниями. Далеецикл работы повторяется.Использование предлагаемого изобретенияпозволяет повысить технологичность устройства 17992 6задержки, поскольку отпадает необходимостьв изготовлении одногЬ сложного элемента за.держки, Другим преимуществом устройстваявляется простота настройки, так как не тре.буется подбирать одинаковые задержки в эле.ментах задержки (настраивается только одинэлемент задержки).Формула изобретенияУстройство для задержки импульсов, содер.жащее элемент задержки, первый инвертор, дватриггера, причем единичный выход первоготриггера подключен к первому нулевому вхо.ду второго триггера, второй нулевой вход ко.торого соединен с единичным входом перво, го триггера, нулевой вход первого триггераподключен к первому единичному входу второго триггера, второй единичный вход которого соединен с нулевым выходом первого трнг.гера, первый инвертор соединен с входной шиной, элемент задержки, о т л и ч а ю щ е ее я тем, что, с целью повышения технологич.ности устройства и упрощения настройки, внего введены удвоитель частоты, второй инвер.тор, два элемента И - НЕ, причем входная шинаподключена ко входу удвоителя частоты и первому входу первого элемента И - НЕ, второйЗОвход которого подключен ко второму входувторого элемента И - НЕ и к выходу второгоинвертора, вход которого соединен с выходом.элемента задержки, вход которого подключенк выходу удвоителя частоты, а второй входвторого элемента И - ,НЕ подключен к выходупервого инвертора, выход второго элементаИ-НЕ подключен к нулевому входу первоготриггера, единичный вход которого соединенс выходом первого элемента И - НЕ,Источники информации,40 принятые во внимание при экспертизе1. Самойлов Л. К. Устройство задержки информации в дискретной технике. М., "Сов, радио", 1973, рис, 4.1.2, Авторское свидетельство СССР по заяв 4% ке У 2573723/18.21 (прототип) .817992 Составитель И. РадькоТеходе МКоштура Корректор В. Бутяга Редактор Н. Кешеля Тираж 988 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж - 35, Раушская наб., д. 4/5