Устройство для измерения временных интервалов

Союз Советски Социалистически кРеспублик 789860(22) Заявлено 07. 12. 78 (2 ) 2694184/18-21с присоединением заявки Мо -(51)М, Кд,зС О й 23/00 С 04 Е 10/00 Государственный комитет СССР по делам нзобретеннй н открытнй(54)УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ ВРЕМЕННЫХ ИНТЕРВАЛОВ Изобретение относится к радиотехнике и может быть использовано врадиолокационной и измерительнойаппаратуре.известно устройство для автоматического определения временных сдвигов между экстремумами колебаний,содержащее блоки разрешения считывания, управляющий, согласующий и запоминающий блоки, регистры промежуточной памяти, сумматоры, блоки разрешения, управляющий блок и ключевыесхемы 1,Недостатком этого устройства является возможность измерения лишь 35при известных статистических характеристиках случайного процесса,Наиболее близким техническим решением к предлагаемому является устройство, содержащее временной кванти затор, первый, второй, третий и четвертый многоотводные блоки задеркки и формирователь временных интервалов 12 1,25 Недостатком известного устройства является невозможность измерения интервала времени, на котором случайные процессы являются стационарными, 30 Цель изобретения - расширение фун" кциональных воэможностей устройства.Цель достигается тем, что в устройство для измерения временных интервалов, содержащее формирователь временных интервалов, логический блок и последовательно соединенные временной квантиэатор, первый, второй, третий и четвертый многоотводные блоки задержки, введены первый, второй, третий и четвертый блоки сравнения, последовательно соединенные первый формирователь и первый коммутатор, последовательно соединенные второй формирователь, второй коммутатор и дополнИтельный логический блок, последовательно соединенные первый сумматор, первый пороговый блок, первый логический обнаружитель и дополнительный блок задержки, а также последовательно соединенные второй сумматор, второй пороговый блок и второй логический обнаружитель, выход которого подключен к первому входу формирователя нременных интервалов, второй вход которого соединен с выходом дополнительного блока задержки, при этом выходы перного, второго, третего и четнертого многоотводных блоков задержки подключены к первым входам первого, второго, третьего и четвертого блоков сравнения, второй вход первого блока сравнения соединен с выходом временного квантизатора и с вторым входом второго блока сравнения, второй вход третьего блока сравнения подключен к выходу второго многоотводного блока задержки и к второму входу четвер" того блока сравнения, выходы первого и третьего блоков сравнения соедине ны с первыми входами первого и втс - рого сумматора соответственно, вторые входы которых подключены к выходам логического блока и дополнительного логического блока, выходы второго блока сравнения соединены с первыми входами логического блока, вторые входы которого подключены к выходам первого коммутатора, последний выход которого соединен с входом первого формирователя, выходы четвер. того блока сравнения подключены к вторым входам дополнительного логического блока, последний из первых входов которого соединен с входом второго формирователя, а вторые входы первого и второго коммутаторов подключены к выходам первого и второго пороговых блоков соответственно.На фиг. 1 представлена структурная схема устройства; на фиг. 2 эпюры, поясняющие работу устройства,Устройство содержит временной квантизатор 1, многоотводные блоки 2, 3, 4, 5 задержки, формирователь 6 временных интервалов, блоки 7, 8, 9 и 10 сравнения, логический блок 11, первый сумматор 12, первый пороговый блок 13, первый логический обнаружитель 14, дополнительный блок 15 задержки, дополнительный логический блок 16, второй сумматор 17, второй пороговый блок 18, второй логический обнаружитель 19, первый коммутатор 20,первый формирователь 21, второй коммутатор 22 и второй формирователь 23.На фиг, 2 обозначены процессы: а - на входе многоотводного блока 2 задержки; б - на входе многоотводного блока 4 задержки; в - на выходе второго логического обнаружителя 19 г - на выходе первого логического обнаружителя 14; д - на выходе дополнительного блока 15 задержки; е - на выходе формирователя 6 временных интервалов.Устройство работает следующим образом,В стационарном режиме схемы запрета логических блоков 11 и 16 закрыты.Рассмотрим Ьначале, как происходит обнаружение моментов нарушения стационарности процесса вследствие возрастания, например, его числовых характеристик: дисперсии, математи ческого ожидания и т.д. В дальнейшем будем называть такие нарушениястационарности процесса в сторону возрастания "передней кромкои" и соответственно нарушения стационарности процесса противоположного характера в сторону уменьшения "заднейкромкой". Во втором сумматоре 17осуществляется суммирование числа 5 (О 15 20 25 30 40 45 50 40 превышении входным сигналом сигналов с отводов третьего блока 4 задержки. Для этого сигналы с выхода второгоблока 3 задержки подаются на третий и четвертый блоки 9 и 10 сравнения соответственно, на выходах которых положительный результат сравнения образуется в том случае, если значение процесса на выходе второгоблока 3 задержки больше, чем значения процесса, снимаемые с отводов,третьего и четвертого блоков задержки и подаваемые на вторые входы этих элементов. При превышении в данный момент времени числом положительных резуль татов сравнений некоторого заранеезаданного порога Оп, на выходевторого порогового блока 18 вырабаческий обнаружитель 19, реализующий логику "К" из "", и второй коммутатор 22. При выполнении логикив обнаружителе 19 вырабатываетсяимпульс обнаружения передней "кромки" случайного процесса (фиг. 2 в),При последующем формировании импульса на выходе второго пороговогоблока 18 на соответствующем выходевторого коммутатора 22 вырабатывается потенциал, открывающий одну изсхем дополнительного логическогоблока 16. Тем самым ко входу второго сумматора 17 подключается выходблока сравнения. Благоцаря этому,поддерживается постоянным объем выборки, предшествующий "кромке" случайного процесса, Это необходимо для того, чтобы обеспечить сохранностьтребуемой вероятности обнаружения"кромки" процесса на выходе второгопорогового блока 18. Когда передняя"кромка" продвинется вдоль третьего многоотводного блока 4 задержки так,что для устранения его влияния навероятность правильного обнаружениябудут подключены все дополнительныеканалы, импульс включения последнейсхемы в дополнительном логическомблоке 16 будет подан через второйформирователь 23 для установки второго коммутатора 22 в исходное состояние через й ь,и устройство будет подготовлено для определенияследующего момента появления передней "кромки" процесса. При выполнении в обнаружителе 19 заданной логики обнаружения "К" из " 1. " будет выработан импульс обнаружения передтывается стандартный импульс обнаружения, подаваемый на второй логих одов блока 10 сравнения,то вероятность правильного обнаружения в следующий момент времени новой интенсивности помехи следует определять с уче том вероятности правильного обнаружения этого процесса в предыдущий момент времени. Среднее значение этой вероятности равно Р = ъ(к)аВУа (и И-РА). 2 о 2 11иИ + аЬ)аП 1 Ъ,ма Р"д,; 2 ХВследствие того, что выборочные значения помехи не коррелированы и имеют одинаковые распределения выражение (7) становится адекватным выражению (6).Решение об обнаружении "кромки" процесса принимается в том слуЧае, когда в Ь последовательных выборках будет иметь место К обнаружений. Для этих целей используется обнару- житель 19 типа "К" из "1". Вероятность правильного обнаружения "кромки" процесса Р, на выходе такогог обнаружителяЬ где К - порогэтапа, С=- С учетом (6).Г(и+1 )1 Г(ф 1)1 Р = Ех 21 К ( Г Г(и+)Г ( - , м)Г(и+ + - ,(9)При этом вероятность ложного обнаружения (тревоги) на выходе обнаружителей 14 или 19 равныР: ес мПолученные выражения могут быть также использованы для определения вероятности правильного обнаружения задней "кромки" процесса, Задаваясь числом и, требуемым значением Ь можно определить по формуле (10) логику обнаружения, т,е. число К, удовлетворяющую задаваемой величине вероятности, ложной тревоги Р на выходе обнаружителя 19. Для Ь = О, значений п = 10 и и = 30, вероятностей ложной тревоги Р = 10 З и2 10приведены кривые вероятности пранильного обнаружения момента нарушения стационарности. случайного процесса устройством (фиг. 1) и для сравнения кривые обнаружения при использовании идеального обнаружителя (сплошные линии). В рассматриваемом случае, когда случайный процесс имеет распределение видаМ таким идеальным обнаружителем является идеальный некогерентный накопитель, Из графиков следует, что уменьшение требуемого значения вероятности ложной тревоги на выходеобнаружителя 19 также как и уменьшение числа отводов приводит к возрастанию потерь по сравнению со случаемидеального накопления Приведенныеграфики позволяют произвести выбортребуемого числа отводов линий задержки,а также необходимой логикиобнаружения,Таким образом, применение данногоустройства в отличие от прототипапозволяет измерять интервал стационарности помехового колебания, чторасширяет его функциональные возможности.Формула изобретенияУстройство для измерения временных интервалов, содержащее формирователь временных интервалов, логический блок и последовательно соединенные временной квантизатор, первый, второй, третий и четвертыймногоотводные блоки задержки, о тл и ч а ю щ е е с я тем, что, сцелью расширения функциональных возможностей, в него введены первый,второй, третий и четвертый блокисравнения, последовательно соединенные первый формирователь и первыйкоммутатор,.последовательно соединенные второй формирователь, второйкоммутатор и дополнительный логический блок, последовательно соединенные первый сумматор, первый пороговыйблок, первый логический обнаружительи дополнительный блок задержки,а также послвдонательно соединенные второйсумматор, второй пороговый блок и второй логический обнаружитель,выход которого подключен к первому входу формирователя временных интервалов, второйвход которого соединен с выходомдополнительного блока задержки, приэтом выходы первого, второго, третьего и четвертого многоотводных блокон задержки подключены к первым входам первого, второго, третьего ичетвертого блоков сравнения, второйвход первого блока сравнения соединен с выходом временного квантизатора и с вторым входом второго блокасравнения, второй вход третьего блока сравнения подключен к выходу второго многоотводного блока задержкии к второму входу четвертого блокасравнения, выходы первого и третьего блоков сравнения соединены спервыми входами первого и второгосумматора соответственно, вторыевходы которых подключены к выходамлогического блока и дополнительногологического блока, выходы второгоблока сравнения соединены с первыщо ми входами логического блока, вторые входы которого подключены к ныходам первого коммутатора, последний выход которого соединен с нходом первого формирователя, выходы четвертого блока сравнения подклю чены к вторым входам дополнительного логического блока, последнийиз йеовых входов которого соединен.с входом второго формирователя, авторые входы первого и второго коммутаторов подключены к выходам первого и второго пороговых блоковсоответственно. 10Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРР 506818, кл. 6 01 Ч 1/30, 197 б,2. Заявка ВеликобританииР 1411058, кл, С 01 В 23/02; 1975.Редак 31/43 Тираж 1019 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д, 4/ ка филиал ППП "Патент", г. Ужгород, ул. Проектная, 4