Устройство для управления многофазным импульсным регулятором

ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик и 1258468(51)М. Кл. Н 02 Р 13/18 Государственный комитет во делам изобретений и открытий(53) УДК 621,316, .722.1 (088.8) Дата опубликования описания 23,08,0(54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ МНОГОФАЗНЫМ ИМПУЛЬСНЫМ РЕГУЛЯТОРОМ1Изобретение относится к электротехнике и может быль использовано в регулируемых вторичных источниках электропитания.Известно управление группой импульсных регуляторов, при котором у регуляторов син. хронизированных между собой со взаимным фазовым сдвигом и с независимым изменением скважности импульсов напряжения на нагрузке каждого регулятора в отдельности, синхронизация осуществляется поочередно-последователь. ным включением последующих регуляторов при отключении предыдущих регуляторов 11.Недостатком такого устройства управления группой импульсных регуляторов является необходимость иметь мощность каждого отдельного регулятора не меньше мощности нагрузки при параллельной работе регуляторов на общую нагрузку.Наиболее близким к изобретению является устройство для управления многофазным импульсным регулятором, содержащим М однофазных импульсных регуляторов, синхронизированных между собой со взаимным временным сдвигом, равным Й-ой части от периода повторения импульсных процессов в регулятолрах, и блок управления, состоящий из задающего генератора, к выходу которого подключены делитель частоты и регистр сдвига на Йпозиций 21.Недостатком такого устройства являетсянеизбежное ухудшение качества напряженияна нагрузке при возможном отказе одного изрегуляторов, так как на входе фильта появляется низкочастотная пульсация Х = - с удТвоенной амплитудой по сравнению с амплитудой пульсаций при исправных регуляторах.Целью изобретения является повышение надежности работы при отказе одного из й регуляторов,Это достигается тем, что в блок управлениявведены й датчиков работоспособности регуляторов и блок логики, причем выходы датчиков работоспособности регуляторов соединенычерез блок логики с делителем частоты и свходами регуляторов, делитель частоты соединен через блок логики с регистром сдвига,а выходы регистра сдвига соединены через блоклогики с входами регуляторов, датчик работо758468 4ка логики 16, либо с выхода двухвходового элемента И 22 блока логики 16.Входы трехвходового элемента И 21 связаныс выходом датчика 7 регулятора 2, с выходом датчика 8 регулятора 3 и третьим выходом ре.гистра сдвига 20. Один из входов двухвходового элемента И 22 связан через элемент ИЛИНЕ 23 с выходом датчика 7 регулятора 2, а второй - со вторым выходом регистра сдви 1 О га 20. На входы трехвходового элемента ИЛИ18 блока логики 16, связанного с входом регулятора 4, поступает прямоугольное напряже.иие либо с выхода четырехвходового элемента И 24, либо с выходов одного иэ двух двухвходовых элементов И 25, 26 блока логики 16.Входы элемента И 24 связаны с выходом датчика 7 регулятора 2, с выходом датчика 8 регулятора 3, с выходом датчика 9 регулятора 5 и четвертым выходом регистра сдвига 20.Один из входов элемента И 25 связан через элемент ИЛИ-НЕ 23 с выходом датчика 7 ре.гулятора 2, а второй - с третьим выходом регистра сдвига 20, Один из входов элемента И 26 связан через элемент ИЛИ-НЕ 27 с вы.ходом датчика 8 регулятора 3, а второй также с третьим выходом регистра сдвига 20. На входы четырехвходового элемента ИЛИ 19 блока логики 16, связанного с входом регулято.ра 5, поступает прямоугольное напряжение либо с выхода пятивходового элемента И 28, либо с выходов одного из трех двухвходовых эле.ментов И 29, 30, 31 блока логики 16. Входы элемента И 28 связаны с выходом датчика 7 регулятора 2, с выходом датчика 8 регулятора 3, с выходом датчика 9 регулятора 4, с выходом датчика 10 регулятора 5 и пятым выходом регистра сдвига 20. Один иэ входов эле.мента И 29 связан через элемент ИЛИ.НЕ 23 с выходом датчика. 7 регулятора 2, а второй с четвертым выходом регистра сдвига 20. Один из входов элемента И 30 связан через элемент ИЛИ-НЕ 27 с выходом датчика 8 регулятора 3, второй - с четвертым выходом регистра сдвига 20. Один из входов элемента И 31 связан45 через элемент ИЛИ-НЕ 32 с выходом датчика 9регулятора 4, второй - с четвертым выходом регистра сдвига 20.Кроме того, выходы датчиков 6 - 1 О связаны с входами пятивходового элемента И 33 50блока логики 16, выход которого через эле.мент ИЛИ.НЕ 34 связан с одним из входов делителя частоты 35 и непосредственно связан со вторымвходом,делителя частоты 35, Третий вход делителя частоты 35 связан с выходом задающего генератора 36, имеющего частоту 155о и период То. Делитель частоты имеет два вы. 3способности каждого 1-ого регулятора соединен через блок логики с входами всех регуляторов от 1.ого до Й-ого, где= 2, 3(Й), а датчики работоспособностф первого и Й-ого регуляторов соединены через блок логики с входами первого и Й-ого регуляторов соответственно, каждый выход регистра сдвига, кроме первого и Й-ого, соединен через блок логики с входами 1-ого и ( 4. 1) регуляторов, а первый и Й-ый выходы регистра соединены через блок логики соответственно с входами первого и Й-ого регуляторов.На фиг, 1 приведена схема устройства для осуществления способа управления группой импульсных регуляторов, где Й=5; на фиг. 2 показано входное напряжение фильтра.Устройство состоит из пяти широтно-импуль. сных регуляторов напряжения 1 - 5. Выход кажлого из регуляторов 1 - 5 подключен через датчики 6 - 10 работоспособности регуляторов (например, пороговые датчики тока) к входу фильтра 11.Регуляторы 1 - 5 имеют два входа, один из которых у каждого регулятора подключен к выходу сумматора 12, с которого поступает напряжение обратной связи, пропорциональное разности выходного напряжения стабилизатора и источника опорного напряжения 13. На вторые входы регуляторов 1 и 2, подключенные к выходам двухвходовых элементов И 14, 15, поступает прямоугольное напряжение с выходов двухвходовых элементов И 14, 15 блока логики 16. На второй вход регулятора 3, подключенный к выходу двухвходового элемента ИЛИ 17, поступает прямоугольное напряжение с выхода двухвходового элемента ИЛИ 17 бло ка логики 16, на. второй вход регулятора 4, подключенный к выходу трехвходового элемен та ИЛИ 18, поступает прямоугольное напряже.ние с выхода трехвходового элемента ИЛИ 18 .блока логики 16, а на второй вход регулятора 5, подключенный к выходу четырехвходового элемента ИЛИ 19, поступает прямоуголь.ное напряжение с выхода четырехвходового элемента ИЛИ 19 блока логики 16. На входы двухвходового элемента И 14 блока логики 16 связанного с входом регулятора 1, поступают соответственно сигнал с выхода датчика 6 регулятора 1 и прямоугольное напряжение с пер вого выхода регистра сдвига 20 на пять позиций. На входы двухвходового элемента И 15блока логики 16, связанного с входом регулятора 2, поступают. соотвественно сигнал с выхода датчика 7 регулятора 2 и прямоугольное напряжение со второго выхода регистра 20.На входы двухвходового элемента ИЛИ 17 бл ка логики 16, связанного с входом регулято.ра 3, поступает прямоугольное напряжение ли. бо с выхода трехвходового элемента И 21 бло 1 о ( о 1 о 1 о хода с частотами -/ и --- , ко 4 Й - 1 5 Й торые соединены соответственно с одним иэ758468 5входов двухвходовых элементов И 37, 38 блока логики 16. Второй вход элемента И 37 соединен с выходом элемента ИЛИ-НЕ 34 блока логики 16, а второй вход элемента И 38 соединен с выходом элемента И 33 блока ло.гики 16.Выходы элементов И 37, 38 соединены, через элемент ИЛИ 39 с информационным входом регистра сдвига 20. На синхронизируюшие входы регистра сдвига 20 подаются импульсы с вы О хода задающего генератора 36 частотой Уо и периодом То.Устройство работает. следующим образом.Если все регуляторы исправны, то на делитель частоты 35 с элемента И 33 блока логи ки 16 приходит сигнал, разрешающий деление в 5 раз (й раз) и на регистр сдвига 20 через элементы И 38 и ИЛИ 39 блока логики 16 проходят прямоугольные импульсы частотой= -, где Фо - частота задающего генера 20 Й бтора, На выходах регистра 20 появляются пмтопульсы частотой - и сдвинутые во времениТ относительно друг друга на величину т= в =. 25б При этом выходы регистра 20 подключаются через блок логики 16 к входам регуляторов 1 - 5 в таком порядке: первый выход регистра 20 - к входу регулятора 1, второй - к входу регуля. тора 2, третий - к входу регулятора 3 и т.д, Меж- ЗО ду импульсными процессами в регуляторах 1 - 5 установится взаимный временный сдвиг т = То при необходимой скважности выходного напряжения. Если условно обозначить сигналы с датчи. ков работоспособности 6 - 10 через Х с соответст вующим индексом, а сигналы с выходов регистра сдвига 20 через У с соответствующим индексом, то структурные формулы для появления сигналрв на входах регуляторов 1 - 5 будут такими;г, = хб У, 40г 2 = Х 7 У 2Гз = Х, Хз Уз + Х 7 УзГ = Х 7 Хз Х 9 У + Х 7 Уз Ф Хв УзГз = Х 7 Хз Х 9 Хо Уз + Х 7 У 4 + Хе Уф(ь( - 1) 04 - 1). При отказе одного любого из регуляторов,например регулятора 4, сигнал с датчика рабо.тоспособности 9 этого регулятора обращаетсяв логический нуль и в соответствии со струк.турными формулами будем иметь;г, = х, у,55Г 2 Х 7 У 2Гз = Х 7 Ха УзГ= 0гз - Х 9 У 4 6Таким образом, при отказе регулятора 4 вход его отключается блоком логики 16 от ре гистра сдвига 20 и одновременно вход регулятора 5 будет соединен с четвертым выходом регистра сдвига 20, Одновременно при отказе одного любого регулятора с элемента ИЛИ.НЕ 34 блока логики 16 на делитель частоты 35 поступает сигнал, разрешающий деление в 4 раза (й - 1 раз), и на регистр сдвига 20 через элементы И 37 и ИЛИ 39 блока логики 16 начинают поступать импульсы частотой - д. = - оа ХоЙ - 1 4 На выходах регистра сдвига 20 появятся импульсы частотой-о и сдвинутые друг отноСительно дру- рга во времени на величину т = -- - = Т .Й - 10 Ч - 1)то Следовательно, при отказе одного из регуляторов, например регулятора 4, между импульсны. ми процессами в исправных регуляторах 1, 2, 3, 5 сохраняется последовательный сдвиг во времени т = То и изменяется рабочая частота исправных регуляторов, в результате чего не происходит ухудшения качества напряжения на нагрузке.На фиг, 2 поъсазано входное напряжение фильтра 11 при возможном отказе одного из регуляторов, например регулятора 4. Таким образом, в предложенном устройстве при отказе одного из регуляторов не происхо. дит изменения качества. выходного напряжения, что значительно увеличивает надежность работы группы импульсных регуляторов. Формула изобретения. Устройство для управления многофазным импульсным регулятором, содержащим Й однофазных импульсных регуляторов, синхрони. зированных между собой со взаимным временным сдвигом, равным Й-ой части от периода повторения импульсных процессов в регуляторах, и блок управления, состоящий из эадающе. го генератора, к выходу которого подключены делитель частоты и регистр сдвига на й позиций, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности работы при отказе одного из Й регуляторов, в блок управления введены Й датчиков работоспособности регуляторов и блок логики, причем выходы датчиков работоспособности регуляторов соединены через блок логики с делителем частоты и с входами регуляторов, делитель частоты соединен через блок .логики с регистром сдвига,а выходы. регистра сдвига соединены через блок логики с входами регуляторов, датчик работоспособности каждого (.ого регулятора соединен через блок логики с входами всех регуляторов от,(-ого до й.ого, где ( = 2, 3 (Й), а дат. чики работоспособности первого и Й.ого регу.7 758468 ляторов соединены через блок логики с входа.ми первого и й-ого регуляторов соответственно. Каждый выход регистра сдвига, кроме первого и й-ого, соедине через блок логики с входами ого и ( Ф 1) регуляторов, а первый и й.ый выходы регистра соединены через блок логики соответственно с входами первого и його регуляторов,8Источники информации,принятые во внимание при экспертизе 1,"Авторское свидетельство СССР Я 377752,кл. У 05 Р 3/ОО, 1970,2. Электронная техника в автоматике, сбор.ник статей под ред. Конева Ю. И, "Советскоерадио", 1977, вып. 9, с, 61 - 71.758468 Фиг. Корректор М. Коста Тираж 783 ЦНИИПИ Государственного комитета С по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., аказ 5650/4 ПодписиСР 4/5 Редактор Т, Смирно Составитель О. НаказнТехред Ж. Кастелевич Патент", г. Ужгород, ул. Проектная, 4