Умножитель аналоговых сигналов

7 О е 1- ИС.А Н И Е ИЗОБРЕТЕНИЯ Союз Советски кСоциалистическихРеспублик 1 и 752368 К АВТОРСКОМУ СВИДЕТЕЛЬСТВУОпубликовано 30.07,80. Бюллетень М 28 Дата опубликования описания 02.0 с).80( 54) УМ НОЖИТЕЛ Ь АНАЛОГОВЫХ СИГНАЛОВ Изобретение относится к вычислительной технике и может быть использовано в устройствах аналоговой вычислительной техники, а также в устройствах передачи данных в качестве балансного5 модулятора и в схеме, осушествляющей автоматическую регулировку усиления.Известны умножители аналоговых сигналов, осушествляющие предварительное логарифмирование, суммирование, а затем антилогарифмирование Я .Такие умножители имеют ограниченный снизу динамический диапазон.Известны также устройства умножения, использующие передаточную проводимость биполярных транзисторов 21.Основным недостатком таких перемножителей является низкий динамический диапазон, который ограничивается максимальным вкодным сигналом 20Наиболее близким к предлагаемому является умножитель аналоговых сигналов, содержащий выходной дифференциальный усилитель и множительный мост, в каждое плечо которого включенэлемент с управляемым коэффициентомпередачи, выполненный на МДП-транзисторе, при этом стоки первого и второгоМДП-транзисторов, включеннык в первоеи второе плечи моста, подключены к первому входу умножителя, исток первогоМДП-транзистора подключен к стокутретьего МДП-транзистора, включенного в третье плечо моста, и к инвертирующему входу выходного дифференциальногоусилителя, а исток второго МДП.транзистора подключен к стоку четвертогоМДП-гранзистора 1 включенного в четвертое плечо моста, и к неинвертирующемувходу выходного дифференциального усилителя, выход которого является выходомумножителя, истоки третьего и четвертого транзисторов подключены к шиненулевого потенциала 31. Цель изобретения - повышение точности и расширение динамического диапазона,8ф18 и 19 - второй балансный каскад,транзисторы 20 и 21 - третий балансныйкаскад, транзисторы 16 и 17 - четвертый балансный каскад.Типы проводимостей канала МДП-транзисторов 4, 5, 6 и 7 множительного моста 3 и баз транзисторов 16 - 23 формирующих усилителей 9 - 12 противоположны.Вход 1 умножителя аналоговых сигналов подключается к инвертируюшему входу входного дифференциального усилителя8, неинвертирующий вход которого подключен к шине 15 нулевого потенциала ик стокам транзисторов 5 и 6. Инвертируюший выход входного дифференциального усилителя подключен к инвертирующим входам формирующих усилителей 9и 10, неинвертируюшие входы которыхподключены .ко входу 2 умножителя, неинвертирующий выход входного дифференциального усилителя подключен к неинвертирующим входам формирующих усилителей 11 и 12, инвертирующие входы которых также подключены ко входу 2,при этом выходы формирующих усилителей, формирующих линейные комбинациивходных сигналов 1 и 2, подключены кзатворам МЙП гтранзисторов множительного моста 3,Транзисторы 16, 17 и 20, 21 образуют балансные усилительные каскады,выходные токи которых (коллекторныетоки,3 1 16 и 120 транзисторов) определяются сигналом, поступающим в базовые цепи через входной дифференциальный усилитель 9 с 1-го входа умножителя, т. е.З =:1 О 2 КХкоэффициенты К и Копределяются соответственно резисторами 32, 33 и 35,36, а величины ( 3 к 4 ) ( 1 к 2 о) орезисторами 34, 37, Транзисторы 18,19 и 22, 23 образуют баласные усилительные каскады, управляемые одновременно по базовой цепи напряжением А,1и по эмиттерной цепи токами Д 4 б и31 О . Поэтому коллекторные токи транзисторов 18, 19, 22, 23 определяютсявыражениямиф 3кЛЕМво фл 4 1 1к 9" (юд Аф21 о) 344кь т"-.)Р; 35 3 75236Поставленная цель достигается введением входного дифференциального усили теля и формирующих усилителей, объединенных входами попарно, причем инвертирующий вход входного дифференциального усилителя является первым входом умно- жителя, неинвертируюший вход которого подключен к шине нулевого потенциала, инвертирующий выход входного дифферен циального усилителя подключен к инверти рующим входам первого и второго формирующих усилителей, выходы которых подключены к затворам первого и четвертого МДП-транзисторов соответственно, неинвертирующий выход входного диф ференциального усилителя подключен к неинвертирующим входам третьего и четвертого формирующих усилителей, выходы которых подключены к затворам второго и третьего МДП- гранзисторов соответст венно, неинвертирующие входы первого и второго формирующих усилителей и инвертирующие входы третьего и четвертого усилителей объединены и подключены ко второму входу умножителя.На фиг. 1 изображена структурная схема аналогового умножителя; на фиг.2 - принципиальная электрическая схема аналогового умножителя.30Умножитель аналоговых сигналов состоит из первого входа 1 умножителя, второго входа 2 умножителя, множительного моста 3, в каждое плечо Которого включены МДП-транзисторы 4, 5, 6 и 7, входного дифференциального усилителя 8, формирующих усилителей 9, 1 О, 11 и 12, выходного дифференциального усилителя 13, выхода 14 умножителя, шины 15 нулевого потенциала. При этом40 формирующие усилители, которые формируют линейные комбинации входных сигналов, выполнены на транзисторах 16, 17, 18, 19, 20, 21, 22 и 23 и резисторах 24, 25, 26, 27, 28, 29, 30, 31, 32, ЗЗ, 34, 35, 36, 37, 38 и 39. Транзисторы 16, 17, 18 и 19 и резисторы 24, 25, 28, 29, 32, ЗЗ, 34 и 38 вы полняют функции формирующих усилителей 9 и 12, а транзисторы 20, 2122 и 23 и резисторы 26, 27, 30, 31, 35, 36, 37 и 39 - формирующих усилителей 10 и 11. Формирующие усилители объединены попарно в соответствии с коэффициентом передачи напряжения первого вхо 55 да умножителя и выполненных на основе параллельно-балансных усилительных каскадов. Транзисторы 22 и 23 образуют первый балансный каскад, транзисторы)соответственно резисторами 28, 29 и 30, 31.С учетом этого напряжения на резисторных нагрузках 24, 25, 26, 27 формируются в соответствии с предлагаемыми линейными комбинациями сигналов и имеют виддля транзистора 4 К 1,Х 1 -К 2 Х 2для транзистора 5 КЗ.Х 1+ К 4.02 1 Одля транзистора 6 КЗ.Х 1- К 4,Х 2для транзистора 7 К 1.Х 1+ К 2.Х 2Напряжение на выходе 14 умножителя равно К 5,Х 1,Х 2,Таким образом, в предлагаемом устрой стве напряжения на затворах МДП-гранзисторов 4-7 множительного моста 3 формируются как результат линейных преобразований входных сигналов в усилительных трактах, что позволяет расши- О рить динамический диапазон и снизить погрешность перемножения. Поэтому предлагаемый перемножитедь имеет статическую погрешность почти на порядок лучше известных, а динамический- диапазон сос 25 тавляет порядка 1000, что почти в 100 раз больше, чем у перемножителей, использующих передаточную характеристику биполярных транзисторов и во столько же раз лучше, чем у известных анаЭО логовых перемножителей на МДП-транзисторах. Такие высокие электрические характеристики предлагаемого устройства позволяют использовать его в качестве балансного модулятора или схемы АРУ. Поэтому предлагаемое устройство многофункционально, что экономически выгодно в случае микроэлектронного его использования. формула изобретения плечи моста, подк,почены к первому входу умножителя, исток первого МДП-транзистора подключен к стоку третьегоМДП-транзистора,. включенного в третьеплечо моста, и к инвертирующему входувыходного дифференциального усилителя,а исток второго МДП-транзистора подключен к стоку четвертого МДП-транзистора,включенного в четвертое плечо моста, ик неинвертирующему входу выходного дифференциального усилителя, выход которого является выходом умножителя, истокитретьего и четвертого транзисторов под-,ключены к шине нулевого потенциала,отличающийся тем,что,сцелью повышения точности и расширениядинамического диапазона, он дополнительно содержит входной дифференциальный усилитель и формирующие усилители, объединенные входами попарно, причем инвертирующий вход входного дифференциального усилителя является первымвходом умножителя, неинвертирующийвход которого подключен к шине нулевого потенциала, инвертирующий выход входного дифференциального усилителя подключен к инвертирующим входам первого и второго формирующих усилителей,выходы которых подключены к затворампервого и четвертого МДПтранзисторовсоответственно, неинвертирующий выходвходного дифференциального усилителяподключен к неинвертирующим входамтретьего и четвертого формирующих усилителей, выходы которых подключены кзатворам второго и третьего МДП транзисторов соответственно, неинвертирующие входы первого и второго формирующих усилителей и инвертирующие входытретьего и четвертого усилителей объединены и подключены ко второму входуумножителя.Умножитель аналоговых сигналов, содержащий выходной дифференциальный усилитель и множительный мост, в каждое плечо которого включен элемент с управляемым коэффициентом передачи, выполненный на МДП-транзисторе, при этом стоки первого и второго МДП-транзисторов, включенных в первое и второе. Источники информации,принятые во внимание при экспертизе 1. Авторское свидетельство СССР М 586465, кл, ( 06 (д 7/16, 1977. 2. Авторское свидетельство СССР М 602955, кл, 6 06 б 7/16, 1978. 3, Патент США М 3368066,кл. 235-194, опублик. 1968 (прототип),