Устройство для деления аналоговых сигналов

Номер патента: 1058064

Опубликовано: 30.11.1983

Автор: Музыченко

МПК: H03K 19/23

Метки: весов, входов, преобразования

...весов. выходов, выходы которых являются выходами данного преобразователя несов входов, а входы преобраэователей весов выходов соединены с выходами одного веса преобразователей весов.Преобразователи весов содержат преобразователи весов нходов и фор О мирователй веса выхода, входы которых соединены с выходами преобразователей весов входов, входы которых являются входами данного преобразователя весов, а выходы формиронателей весов выходов являются вы. - ходами преобразователя весов.На фиг.1 показана структурная схема предлагаемого устройства; на фиг.2 и 3 примеры реализации схемы на элементах И и ИЛИ для преобразователей весов на два и три выхода соответственно,Устройство преобразователя весов входов содержит преобразователи 1 весов...

Номер патента: 541171

Опубликовано: 30.12.1976

Авторы: Рейхенберг, Шевченко

МПК: G06F 7/39

Метки: двоичное, деления

...элементы и т. п. Входом двоичного устройства деления являются входы разрядов второго накопительного сдвигового регистра 4 для делимого Х и входы разрядов рециркуляционного сдвигового регистра 5 для делителя У. Выходом устройства являются выходы разрядов первого накопительного сдвигового регистра 3.Процесс операции деления основан на принципе псевдоделения и псевдоумножепия в итерационном процессе, который описывается разностпо-итерационным алгоритмом из системы рекуррентных соотношенийХо,о = Х Ху+ у, г1 = Х,- д У 2Хп, д -+ О+1, при Х, - Оц, = з 1 пХ,; -- 1, при Х; (ОХЛо,о = О Лу , + -- Лу, + д,Л, д -+ - ,где у=0, 1, , и является показателем итерации;1=1, 2, ., 1 является порядковым номером итерации;и - число разрядов...

Номер патента: 1681303

Опубликовано: 30.09.1991

Авторы: Жалковский, Шостак, Шпаков

МПК: G06F 7/52

Метки: деления

...наэлементах И 26, 38, 48, элементах ИЛИ 27,25 39, 57 и элементе Н Е 47 (фиг.3-5).Узлы 3 и 41 по значениям функций генерации и транзита переноса, вырабатываемым узлами 21, вычисляют значение Кпереноса в старший разряд данного ряда30 матрицы и значение ц разряда частного соответственно, При этом функции, реализуемые узлами 3 и 4 ь определяютсявыражениями;35 К = О + Т 263 + Т 2 Тз Оп + .+ Т 2 фТзТН 6;ср = Оо + То 61 + ТоТ 162++ То Т 1 Тйк .6Для случая реализации устройства для40 деления, приведенного на фиг.2, узлы 31 и 41определяются выражениями (фиг.5):К 1 = 62 + Т 263+ Т 2 Тз 64 + Т 2 Тз Т 465,Ц = 60 + ТО 61+ ТО 62 Т 1 + ТОТ 1 Т 2 ТзОз +ФТО "Т 1.Т 2 Тз 64 + ТОТ 1 Т 2 Тз Т 46545 Узлы 31 - Зп могут быть реализованы наэлементах И 54 -...

Номер патента: 773660

Опубликовано: 23.10.1980

Авторы: Варламов, Дубинин, Подкопаев, Прозоров, Романов, Солдатин

МПК: G07C 9/00

Метки: входа, выхода, регистрации

...блоком 9 контроля на нечет и контрольную сумму, который в свою очередь соединен с блоком 10 памяти емкостью 4 кбайта. Блок 10 памяти соединен с блоком 11 согласования с вычислительной машиной, через который осуществляется передача массива информации на внешнее устройство выводов вычислительной машины. Блок 8 селекции, блок 9 контроля, блок 10 памяти и блок 1 1 согласования с вычислительной машиной подключен к блоку 12 управления, предназначенному для управления всеми операциями передачи информации и выполненному в виде управляемого коммутатора.Между блоками 12 управления и блоком 8 селекции включен блок 13 регистрации времени, предназначенный для подачи кода текущего времени и включения и выключения всего устройства по заранее заданной...

Номер патента: 362428

Опубликовано: 01.01.1973

Авторы: Пресн, Сульменев, Трошанов

МПК: H03K 3/286

Метки: входом, счетным, триггерное

...новому состоянию основного триггера. Далее процесс повторяется. Таким образом, состояния основого и вспомогательного триггеров представляют собой результат суммирования по тод 2 соответственно нулевых и единичных сигналов входной последовательности счетного триггераа.Обнаружение отказов устройства производится с помощью узла обнаружения ошибки, содержащего элементы 7 - 9, каждый из которых реализует операцию сложения по тод 2 в соответствии с выражениемР=Х У+Х У,где Х и У - сигналы на входах узла.Контрольная последовательность и последовательность с прямого выхода основного триггера поступает на входы элемента 7. Результат суммирования их по тод 2 поступает на вход элемента 8, второй вход которого соединен с инверсным выходом...