Двухотсчетный преобразователь угла поворота вала в код

ОП ИСАНИЕ- ИЗОБРЕТЕНИЯ Союз Советских Социалистических Республик(22) Заявлено 02,1177 (21) 2539004/18-24 (51) М. КЛ. с присоединением заявки Мо(23) Приоритет 6 08 С 9/04 Госуаарствейный комитет СССР по педам изобретений и открытий(54) ДВУХОТСЧЕТНЫЙ ПРЕОБРАЗОВАТЕЛЬ УГЛА ПОВОРОТА ВАЛА В КОД Изобретение относится к автоматике и цифровой измерительной технике и может быть использовано в автоматических измерительных комплексах для преобразования угловых координат в цифровой код и в автономных измерительных приборах с цифровым отсчетом,Известны преобразователи угла поворота вала, содержащие фаэовращатели, выходы которых через фазосдвигаюшее устройство подключены к входам блоков сравнения, выходы которых подключены к одним входам блока преобразования временных интервалов в код, к другому входу которого подключен выход генератора импульсов, соединенного делителем частоты, выходы разрядов которого соединены с одними входами логического блока согласования, другие входы которого соединены с входами разрядов счетчика, блока преобразования временных интервалов в код (1.Недостатком данных преобразователей является их невысокая разрешающая способность, вызванная ограниченным количеством разрядов счетчика блока преобразования временных интервалов в код ввиду недостаточного быстродействия счетчикапри большом числе его разрядов5Наиболее близким к предлагаемому является преобразователь, содержащий соединенные между собой фазовращатели грубого и точного отсче тов, выход фаэоврашателя грубогоотсчета через формирователь подключен к одному входу синхронизатора,к другому входу которого подключенгенератор импульсов, выход :инхрониэатора соединен с одним иэ входовблока формирования кода грубого отсчета, выход которого подключен кодному входу блока согласованияотсчетов, к другому входу которого 2 О подключен выход реверсивного счетчика, выход старших разрядов которого соединен с одним из входовблока ввода кода, к другому входукоторого подключен выход первого 25 делителя частоты, соединенного сдругим входом блока формированиякода грубого отсчета, один входвторого делителя частоты соединенс выходом блока ввода кода, другиевходы делителей частоты соединеныЗО 40 50 55 бО с выходами генератора импульсон,выходы делителей частоты соединенысо входами соответствующих дешифраторов, выходы одного иэ дешифраторов через формирователь напряженияпитания соединены со входами питания фаэовращателей, а выходы другого дешифратора соединены со входами блока формирования опорного напряжения, другой вход которого соединен с выходом младших разрядовреверсивного счетчика, вход которого соединен с выходом блока управления, выход фаэовращателя точногоотсчета соединен с одним из нходонфазового детектора, к другому входу которого подключен выход блокаформирования опорного напряжения,выход фазового детектора соединенсо входом блока управления 2.Недостатком данного преобразователя является его невысокая точность, вызванная нескомпенсированной погрешностью параметров синусного и косинусного каналов преобразования,цель изобретения - повышениеточности преобразования,Это достигается тем, что н него,введены блоки сравнения, фазосднигающее устройство, сумматор, избирательный усилитель, синхронные детекторы и блок преобразования кодав Фазовый сдвиг двух напряжений,входы которого соответственно соединены с выходами второго делителячастоты, младших разрядов реверсивного счетчика и одного из синхронных детекторов, входы синхронизации которых соединены с выходамиблока преобразования кода в фазовыйсдвиг двух напряжений, другие выходы которого подключены к одним входам блока сравнения, другие входыкоторых соединены с выходами фазовращателя точного отсчета, выхододного иэ блоков сравнения подключен к одному из входов сумматора,к другому входу которого через фаэосдвигающее устройство подключенвыход другого блока сравнения, выход сумматора через избирательныйусилитель подключен к сигнальнымвходам синхронных детекторов, выход другого синхронного детекторасоединен со входом блока управления,На чертеже представлена функциональная схема предлагаемого преоб.разователя.Схема преобразователя содержитсоединенные между собой Фазоврашатели Грубого 1 и точного 2 отсчетов, выполненные, например, в видеСКВТ. Выход фазовращателя 1 грубого отсчета через формирователь 3соединен с одним входом синхронизатора 4, к другомувходу которогоподключен генератор 5 импульсов,выполненннй на основе кварцевого генератора, Выход синхронизатора 4 соединен с одним из входов блока бФормирования кода грубого отсчета,содержащего, например, блок 7 считынания кода и блок 8 памяти, Выходблока 6 формирования кода грубогоотсчета подключен к одному входублока 9 согласования отсчетов, кдругому входу которого подключенвыход реверсивного счетчика 10,выход старших разрядов которого соединен с одним из входов блока 11ввода кода, к другому входу которого подключен ныхоц первого делителя 12 частоты, соединенного с другим входом блока б формирования кода грубого отсчета и входом дешифратора 13, выходы которого через формирователь 14 напряжения питания соединен с входами питания фаэоврашателей 1 и 2. Формирователь 14 напряжений питания включает формирователи 15 синусоидальных сигналов и усилители 16. Один вход второго делителя 17 частоты соединен с выходом блока 11 внода кода, другие входы делителей 12 и 17 частоты соединены с выходом генератора 5 импульсов. Выход второго делителя 17 частоты соединен с одним иэ входов блока 18 преобразования кода н фаэоный сдвиг, который включает дешифратор 19, формирователи 20 синусоидальных сигналов, блоки 21 преобразования кода н напряжение, сумматоры 22 и управляемый делитель23 напряжения, Выход младших разрядов реверсивного счетчика 10 соединен со входами блоков 21 преобразования кода в напряжение, выходыблока 18 преобразования кода н фазовый сдвиг соединены с одними входами блоков 24 и 25 сравнения, другие входы которых соединены с выходами фаэовращателя 2 точного отсчета, выход блока 24 сравнения подключен к одному входу сумматора 26,к другому входу которого черезфаэонращающее устройство 27 подключен выход другого блока 25 сравнения, выход сумматора 26 через избирательный усилитель 28 подключенк сигнальным входам синхронных детекторов 29 и 30, выход одного иэсинхронных детекторов 29 соединенс управляющим входом управляемогоделителя 23 напряжения, являющегося одним иэ входов блока 18 преобразования кода в фазовый сдвиг двухнапряжений. К входам синхронизациисинхронных детекторов 29 и 30 подключены выходы дешифратора 19 блока 18 преобразования кода в фазовыйсдвиг двух напряжений. Выход синхронного детектора 30 соединен совходом блока 31 управления, соединенного со входом реверсивного счетчика 10. Блок 3 управления нлюча 73955О 15 20 25 35 40 бО ег, например, блок 32 преобразования напряжения в частоту и блок 33пороговых устройств и блок 34 управления счетчиком,Предлагаемый двухотсчетный преобразователь работает следующимобразом,Стабильные по частоте импульсыподаются с генератора 5 импульсовна входы делителей 12 и 17 частоты,выходные импульсы которых преобразуются дешифратором 13 в напряжение, иэ которых формируется питающее напряжение Формирователями 14фаэоврашателей 1 и 2,Схема питания фаэовращателей 1и 2 предназначена для Формированияи усилиления.синусоидальных напряжений, сдвинутых по Фазе между собой на 90 с точностью + 30 с. Формиоование синусоидальных сигналовпитания фаэовращателей 1 и 2 выполнено так, что позволяет исключитьприменение избирательных цепей,чтов свою очередь обеспечивает высокую (не более + 20 с) температурнуюстабильность фазового сдвига, Принцип формирования синусоидальныхсигналов основан на аппроксимациисинусоиды вписанной ломанной. Приразбиении периода формируемого питания на 16 участков в спектре сигнала присутствуют 15 и 17, 31 и 33и т,д, гармоники с относительнымиамплитудами 0,44 и 0,34 и т.д,Формирователи 14, 15 синусоидальных сигналов состоят в свою очередьиз 8 источников тока, заряжающих иразряжающих конденсатор, и ключей,коммутирующих токи ис;очников поопределенному закону от дешифратора 13. Источники тока усиливают помощности сформированные напряженияи одновременно компенсируют постоянную составляющую, возникающую приформировании синусоидального напряжения данным методом иэ-эа неравенства токов заряда и разрядаконденсатора, в результате чегос течением времени происходит накопление заряда на конденсаторе,Для компенсации постоянной составляющей она отделяется, инвертируется и подается по цепи обратной связи на конденсатор, Источники токавведены в преобразователь для устранения влияния изменения активныхсопротивлений обмоток и магнитныхсвойств магнитопровода СКВТ. Каквидно иэ блок-схемы источники стабилизуют ток в обмотках фазоврашателя 2 точного отсчета СКВТ. В канале грубого отсчета питание СКВТосуществляется от источников напряжения. Блок 18 преобразованиякода в Фазовый сдвиг двух напряжений преобразует число, записанноев реверсивном счегчике 10, в Фазовый сдвиг по двум каналам. Первый канал формирует большие фазовые сдвиги на основе информации от старших разрядов реверсивного счетчика 10, Он использует принцип преобразования временной задержки в пропорциональный фазовый сдвиг. Если все триггеры, целителя 17 частоты установлены в состояние 0, то при подаче импульсов от генератора 5 импульсов дешифратором 19 и формирователями 20 синусоидальных сигналов будут генерироваться напряжения с фаэамн 0и 90" Если за исходный момент выбрать момент, когда в младшем разряде делителя 17 частоты будет записана 1, то Фаза формируемых сигналов сместится на угол, пропорциональный весу единице младшего разряда, т,е, для 8-разрядного делителя это составит 1 ф 24 22,5 ф Это дискретность изменения фазы компенсирующих сигналов за счет первого канала, В преобразователе зто протекает следующим образом, Один раэ за период формируемых сигналов по команде от делителя 17 частоты через блок 11 ввода кода число из старших разрядов реверсивного счетчика 10 записывается в делитель 17 частоты, Дешифратором 19 и формирователем 20 число трансформируется в Фазовый сдвиг Формируемых сигналов относительно питающих напряжений, формируемых формирователем 14 питающих напряжений, Дешифратор 19 в отличие от дешифратора 13 формирует еше два опорных прямоугольных напряжения, фаза которых изменяется аналогично компенсирующим напряжениям, В предлагаемом компенсационном преобразователе дальнейшее уменьшение дискретности достигается введением второго канала, использующего принцип изменения Фазы результируюшего напряжения, получаемого при суммировании двух, находящихся в квадратуре, сигналов, один из которых модулируется по амплитуде, Для этого части напряжений от формирователей 20 синусоидалъного сигнала модулируются кодом младших разрядов реверсивного счетчика 10 в блоках 21 преобразования напряжений в код. В сумматорах 22 осуществляется суммирование напряжений с соответствующи - ми частями от блоков 21 преобразования кода в напряжение, Результирующая дискретность изменения фазового сдвига компенсирующих напряжений определяется разрядностью все - го реверсивного счетчика 10. Первое компенсирующее напряжение от сумматора 22 через управляемый делитель 23 поступает на один блок 24 сравнения, а второе компенсирующее напряжение поступает прямо на дру - гой блок 25 сравнения, управляемый10 15 делитель 23 изменяет амплитуду первого компенсирующего напряжения посигналу от синхронного детектора29 . После блоков 25 и 26 сравнениянапряжения рассогласования фаэируются, для чего сигнал с блока 25сравнения поворачивается по Фазена 90 ф Фазоврашающим устройством27 и суммируется с сигналом с блока 24 сравнения в сумматоре 26,Избирательным усилителем 28 выделяется первая гармоника частотыпитания, а синхронные детекторы 30 и 29 выделяют две саответствующие: первую - пропорциональную разности Фаз между сигналами с СКВТ 2 и компенсирующими,вторую - пропорциональную разностиамплитуд сравниваемых напряжений,Вторая составляющая подается на управляемый делитель 23 напряженияи изменяет амплитуду одного из компенсирующих напряжений, тем саьымустраняется влияние нераненстваамплитуд сравнинаеьих напряженийна точность преобразования, Управляемый делитель 23 можно ставить вцепь любого компенсирующего напряжения один и два в обе цепи, результат получается тот же, Напряжение,пропорциональное разности Фаз сравниваемых напряжений, поступает наблок 32 преобразования напряжения вчастоту и блок 33 пороговых устройств, Блок 32 преобразования напряжения в частоту Формирует частоту заполняющих импульсов, а блок33 пороговых устройств совместно сблоком 34 управления реверсивнымсчетчиком определяют режим работыреверсивного счетчика 10, т,е, суммирование или вычитание импульсовот блока 32 преобразования напряжения в частоту или остановку счета,если напряжение синхродетектора 30меньше пороговых уровней,В канале грубого отсчета кодФормируется с использованием методастробирующей метки, Фазы питающихнапряжений жестко связаны с числомв делителе 12 частоты, Из напряжения с СКВТ 1 формирователем 3 исинхронизатором 4 Формируется импульс считывания, по которому кодиэ делителя 12 частоты через блок 7считывания записывается в блок 8памяти, В блоке 9 согласования от счетов он корректируется по коду канала точного отсчета, поступающему от двух или трех старших разрядов реверсинного счетчика 10 .Синхронизатор 4 исключает перенос кодав блок 8 памяти в момент переходного процесса в делителе 17 частоты,Предлагаемый компенсационныйпреобразователь угол-код позволяеткомпенсировать ряд технологических 20 25 ЗО 35 40 45 50 55 60 погрешностей изготовления СКВТ, а также неравенство амплитуд питающих напряжений и неортогональность их, Использование источников тока для питания обмоток точного отсчета и системы автоподстройки ампли - туд сравниваемых обеспечивает требуемую стабильность преобразования.При испытаниях с серийными фаэоврашателями с редукцией 32 и 64 точность преобразования составляет : 5 угл, с в диапазоне температур40 + 60 Се Формула изобретения Днухотсчетный преобразователь угла поворота вала в код, содержащий соединенные между собой фазовращатели грубого и точного отсчетов, ныход фазонрашателя грубого отсчета ерез формирователь подключен к одному входу синхронизатора, к другому входу которого подключен генератор импульсов, выход синхронизатора соединен с одним из входов блока формирования кода грубого отсчета, выход которого подключен к одному входу блока согласования отсчетов, к другому входу которого подключен выход реверсивного счетчика, выход старших разрядов которого соединен с одним иэ входов блока ввода кода, к другому входу которого подключен выход первого делителя частоты, соединенного с другим входом блока формирования кода грубого охсчета и с входом дешифратора, выходы которого через формирователь напряжений питания соединены с входами питания фазоврашателей, входы реверсивного счетчика соединены с выходами блока упранления, один вход второго делителя частоты соединен с выходом блока ввода кода, другие нходы делителей частоты соединены с выходом генератора импульсов, о т л и ч а ю щ и й с я тем, что, с целью повышения точности преобразователя, в него введены блоки сравнения, фаэоврашаюшее устройст - во, сумматор, избирательный усили - тель, синхронные детекторы и блок преобразования кода в фазовый сдвиг двух напряжений, входы которого соответственно соединены с выходами второго делителя частоты, младших разрядов реверсивного счетчика и одного из синхронных детекторов, входы синхронизации которых соединены с выходами блока преобразования кода в фаэоный сдвиг двух напряжений, другие выходы которогоподключены к одним входам блоковсравнения, другие входы которыхсоединены с выходами фазовращателя732955 Составитель В, Кравченлесникова ТехредЖ.Кастелевич,Редактор Корректор А. Грицен Подпи 82ого комитета СССй и открытийРаушская наб каз 1558/ Тираж 6 ИИПИ Государственн по делам изобретени 3035, Москва, Ж/5 лиал ППП Патент, г, Ужгород, ул. Проектная точного от счета, выход одногоиз блоков сравнения подключен к одному из входов сумматора, к другомувходу которого через фазосдвигающее устройство подключен выходдругого блока сравнения, выход сумматора через избирательный усилитель подключен к сигнальным входамсинхронных детекторов, выход другого синхронного детектора соединенсо входом блока управления. Источники информации,принятые во внимание при экспертизе1. Зверев А.Е. и др, Преобразователи угловых перемещений в цифровой код. 1974, с. 134-136,2, Авторское свидетельство СССР У 526932, кл, С 08 С 9/ОО, опублик 1976 (прототип),