Устройство для контроля времени задержки сигнала

Союз СоветскихСоциалистическихРеспублик ОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(51)М. Кл. Н 03 К 5/Ы Гоеудерстеенный комитет Опубликовано 25.12.79. Бюллетень Рй 43 по делам изобретений и открытий(5 З) УЙК 621 374. .33 (088.8) Дата опубликования описания 28,12.79(54) УСТРОИСТВО ДЛЯ КОНТРОЛЯ ВРЕМЕНИ ЗАДЕРЖКИ СИГНАЛА Изобретение касается импульсной техники и может быть использовано в системах автоматического контроля, в частности, для контроля времени задержки включения и выключения интегральных микросхем.По основному авторскому свидетельству М 357669, известны устройства для контроля времени задержки сигнала содержащие блок управления Фазой сигнала, формирователь задержки сигнала, интегрирующий конденсатор, фиксатор уровня, формирователь предельно допустимого времени задержкицОднако, в этом устройстве в зависимости от фазы выходного сигнала контролируемой схемы обеспечивается контроль только одной из задержек (задержки на включение Скл контролируемой схемы или задержки на вь 1 ключение Г не обеспечивается контроль за один цикл измерения задержек на вклюЕ. чение и выключение контролируемой схемы и не дифференцируется брак по виду . 2бРак по Г вкл. или по ТВь 1 кь, 1 акойконтроль необходим, например, при отбракоьке интегральных микросхем.Не выявляется брак по отсутствию выходного сигнала контролируемой схемы (что 5соответствует, бесконечно большой задержке сигнала). Устройство в этомслучае Фиксирует норму для Г цЬкл,и непосредственный результат (норма 10или брак) для Т яклЦель изобретения - расширение функциональных возможностей устройства иповышения достоверности контроля,Для этого по основному авт. свид.М 357669 в устройство содержащееблок управленИя фазой сигнала, входкоторого подключен к входной шине контролируемой схемы, а выход - ко входуформирователя задержанного сигнала,параллельно выходам которого включенинтегрирующий конденсатор, соединенныйпоследовательно с формирователем предельно допустимого времени задержки,выход которого подключен ко входу Фикные диаграммы, поясняющие работу устройства.Устройство содержит первый блок 1 управления фазой сигнала, входную шину 2 контролируемой схемы, формирователь 3 задержанного сигнала, интегрирующий конденсатор 4, формирователь 5 предельно допустимого времени задержки, входы 6 управления формирователя предельно допустимого времени задержки, фиксатор уровня 7, второй блок 8 управления фазой сигнала, одноразрядный счетчик 9 с элементом задержки на счетном входе, шину исходное" 10, формирователь 11 сигнала "норма выходного сигнала контролируемой схемы, шину 12 контроля прохождения выходного сигнала контролируемой схемы, элементы совпадения 13+16, шину 17 контроля времени задержки включения контролируемой схемы, шину 18 контроля времени задержки выключения контролируемой схемы, выходную шину 19 контролируемой схемы, входы 20 - :32, элемент И-НЕ 33, транзистор 34, транзисторные ключи 35, резисторы 36, триггер 37, элемент И-НЕ 38.Устройство работает следунлцим образом.С входа и выхода контролируемой схемы соответственно на шины 2 и 19 устройства поступают входные сигналы. Если при этом подаются сигналы разрешения на вход блока 1 управления фазой сигнала и вход 32.блока 8 управления фазой сигнала, то на выходные шины этих блоков поступают сигналы, совпадаюшие по фазе с входными. Если подаются сигналы разрешения на вход 20 блока 1 и вход 31 блока 8, то на входы 22 и 23 поступают сигналы, инверсные входным. Сигналы разрешения на входы 20, 21, 31, 32 подаются таким образом, что на входы 2 и 23 сигналы поступают всегда в противофазе, Сигнал на входе 23 отстает по времени от сигнала на входе 22 на время задержки сигнала контролируемой схемы. Задержки сигналов в блоке 1 управления фазой 50 входного сигнала и в блоке 8,управления фазой выходного сигнала постоянныво всем диапазоне задержек и учитываются при калибровке устройства, Припоступлении на входы 22 и 23 сигналовна выходе элементов 33 образуется отрицательный импульс, длительность которого равна длительности задержки сигнала контролируемой схемы. Причем,3 699667сатора уровня, введены второй блок управления фазой сигнала, одноразрядныйсчетчик с элементом задержки на счетном входе, формирователь сигнала норма" выходного сигнала контролируемой5схемы и четыре элемента совпадения,причем выходная шина контролируемойсхемы подключена к первому входу второго блока управления фазой сигнала,выход которого соединен со вторым 1 Овходом формирователя задержки сигнала,и к счетному входу одноразрядного счетчика, единичный выход которого соединенс первым входом первого элемента совпадения, а нулевой выход - с первым входом второго элемента совпадения ипервым входом формирователя сигналанорма" выходного сигнала контролируемой схемы, выход этого формирователя подключен к шине контроля прохож Одеиия выходного сигнала контролируемойсхемы и ко вторым входам первого ивторого элементов совпадения, выходпервого из этих элементов совпадениясоединен со вторыми входами блоков управления фазой сигнала, с одним извходов формирователя предельно допустимого времени задержки и первымвходом четвертого элемента совпадения,выход второго элемента совпадения - с зОтретьими входами блоков управленияфазой сигнала, с другим из входов формирователя предельного допустимоговремени задержки и первым входом третьего элемента совпадения, вторые входы 35третьего и четвертого элементов совпадения соединены с выходом фиксаторауровня, выход третьего элемента совпадения подключен к шине контроля времени задержки включения контролируемойсхемы, а четвертого - к шине контролявремени задержки выключения контролируемой схемы, шина исходное" соединена со входом установки в "0 одноразрядного счетчика и вторым входом фор- ф 5мирователя сигнала норма выходногосигнала контролируемой схемы, Такаясхема устройства позволяет расширитьфункциональные возможности устройстваза счет одновременного (в одном циклеизмерения) контроля задержек СКВцк и дифференцирования вида брака,повысить достоверность контроля, исключивложный результат контроля, фиксируемыйустройством в случае отсутствия выход 55ного сигнала контролируемой схемы.На.фиг. 1. представлена функциональная схема устройства; на фиг, 2 - времен9667 6 5 69 если элемент ЗЗ являетсл элементом И-НЕ для положительной логики, то при поступлении на вход 22 сигнала положительной полярности (высокий уровень), а на вход 23 - отрицательный полярности (низкий уровень), длительность отрицательного импульса на выходе элемента ЗЗ, соответствует задержке на включение контролируемой схемы (Гк фиг.2), При поступлении на входы 22, 23 противоположных по п(- лярности сигналов длительность отрицательного импульса на выходе элемента.33 соответствует задержке на выключение контролируемой схемы (Г, , фиг.2). Транзистор 34 запирается на время длительности этого импульса, что обуславливает заряд интегрируюшего конденсатора 4 через формирователь 5 предельно допустимого времени задержки, На один из входов 6 формирователя 5 предельно допустимого времени задержки поступает сигнал, вводящий один иэ транзисторных ключей 35 в насыщение, Зтим обеспечивается подключение источника питания к соответствуюшему резистору 36, которому соответствует своя, предельно допустимая для данной контролируемой схемы, задержка. Напряжение на интегрирукщем конденсаторе 4 в каждый момент времени пропорционально длительности импульса на выходе формирователя 3 задержки сигнала контролируемой схемы и зависит от постоянной времени, которая определяется выбором одного из резисторов 36. Если длительность задержки контролируемой схемы не превышает предельно допустимого времени задержки, заданной путем выбора резисторов 36, то напряжение на интегрирукщем конденсаторе 4. не достигает порога срабатывания фиксатора уровня 7. Если же задержка контролируемой схемы превысит предельно допустимое время задержки, то напряжение на интегрирукщем конденсаторе 4,превысит порог срабатывания фиксатора уровня 7, который выдает сигнал ошибки. При контроле ошибки (брака) по ,контролируемой схемы разрешение подается на вход 30элемента совпадения 15 и сигнал ошибки появляется на шине 17При контроле ошибки (брака) по;ь,кконтролируемой схемы разрешение подается навход 29 элемента совпадения 16 и сигнал ошибки появляется на шине 18. Формирование разрешающих сигналов а" и "б", поступаихцих на входы 6, 20, 21, 29, 30, 31,32 осуществляется с помошью одноразрядного счетчика 9. Подключение соответствукщих входов 6 к шинам "а" и "бвыполняется в зависимости от предельнодопустимой для данной контролируемойсхемы задержки. Подключение входов 20,21, 31, 32 к входам а и "б" в зависимости от полярности сигналов на вход О ных шинах 2 и 19 представлено в таблице 1, При соблюдении указанного подключения измеряется вначале Г азатем Г, Временная диаграммаИЫклработы устройства приведена на фиг, 2 5для случая: сигнал на шине 2 положительной полярности, сигнал на шине 19 отрицательной полярности, что соответствует поэ. 2 таблицы. По сигналу "исходное", поступакяцему на шину 10, однораз рядный счетчик 9 и формирователь 11 .сигнала "норма" устанавливаются в исходное состояние. В этом случае разрешакщий потенциал появляется на входе"а" элемента совпадения 14, вход б 25при этом заблокирован отрицательнымпотенциалом. При поступлении первогосигнала на шины 1 и 19 устройствоосуществляет контролы.я контролируемой схемы и в случае брака выдает сигнал ошибки по шине 17. По заднемуфронту первого выходного сигнала, поступакщего на шину 19, одноразрядныйсчетчик 9 переключается, фазы сигналовна его выходах (входы 27, 28) изме 35няются на противоположные и разрешающий потенциал появляется на вход б"элемента совпаденич 13; вход "а приэтом заблокирован отрицательным по -тенциалом. При поступлении второго 40сигнала на шины 1 и 19 устройствоосуществляет контрольГ ,контролируемой схемы и, в случае брака, выдает сигнал ошибки по шине 18. Отрицательный сигнал, образованный на входе 28 после прохождения первого импульса, подается на единичный вход триггера37 и переключает его; таким образом,на первом входе элемента 38 И-НЕ образуется положительный сигнал. Послеокончания вторрго выходного сигнала нашине 19 одноразрядный счетчик 9 переключается, на.входе 28 образуется положительный сигнал, что приводит к появлению отрицательного выходного сигнала 55И Фна шине 12 означакицего норму выходного сигнала контролируемой схемы. Образовавшийся на входе 28 отрицательныйсигнал поступает, кроме того, на элемен96678Технико-экономическое преимуществопредложенного устройства, по сравнениюс известными, заключается в улучшенииего качества, выражакщегося в том, чтоустройство позволяет контролироватьвремя задержки включения и выключенияконтролируемой схемы с дифференцированием брака по виду задержки и исключает сбои в работе устройства при от О сутствии выходного сигнала (случай сбесконечно большой задержкой сигнала)с выхода контролируемой схемы. Т.о.,функциональные возможности устройстварасширяются и повышается достовер ность контроля. Ф бУ"б" вбе гбао б Убп формула изобрете нияУстройство для контроля времени задержки сигнала по основному авт.свид, М 357669, о т л и ч а ю щ е ес я тем, что, с цельк расширения функ 40 циональных возможностей и повышения достоверности контроля, введены второй блок управления Фазой сигнала, одноразрядный счетчик с элементом задержки на счетном входе, формирователь сигна 45 ла норма" выходного сигнале контролируемой схемы и 4 элемента совпадения, причем, выходная шина контролируемой схемы подключена к первому входу второго блока управления фазой сигнала,50 выход которого соединен со вторым входом формирователя задержки сигнала, и к счетному входу одноразрядного счетчика, единичный выхол которого соединен с первым входом одного элемента55 совпадения, а нулевой выход с первым входом другого элемента совпвления и первый входом Формирователя сигнала норма выходного сигнала контролируе 7 6 с ты совпвдечия 13, 14 и блокирует разрешающие потенциалы "в" и "б", В случае отсутствия выходных сигналов (брак по отсутствию выходного сигнала контролируемой схемы) сигнал на шине 12 не формируется. Анализ результата контроля времени задержки сигнала осуществляется по сигналам, поступаю щим на шины 12, 17, 18. Браку соответствует наличие сигналов на шинах 17 и (или) 18 или отсутствие сигнала нв шине 1 2. Норме соответствует наличие сигнала на шине 12 и отсутствие сигналов на .шинах 17, 18. мой схемы, выход этого формирователяподключен к шине контроля прохождениявыходного сигнала контролируемой схемыи к вторым входам первого и второгоэлементов совпадения, выход первого изэтих элементов совпадения соединен совторыми в ходами: блоков управ ле нияфазой сигнала, с одним из входов формирователя предельно лопустимого времени задержки и первым вхолом четвертого элемента совпадения, выход второго элемента совпадения соединен стретьими входами блоков управления фазой сигнала, с другим из входов Формирователя предельно допустимого временизадержки и первым входом третьего элемента совпадения, а вторые виды третьегои четвертого элементов совпаления соединены с выходом фиксатора уровня;выход третьего элементы совпадения подключен к шине контроля времени задержки включения контролируемой схемы, ачетвертый - к шине контроля временизадержки выключения контролируемой. Ужго ул. Проектная,схемы, шина фисходиоеф соединена со входом установки в 10" однораэрядного счетчика и вторым входом формирователя сигнала "норма выходного сигнала контролируемой схемы.Ф ИИПИ Заказ 765 10Источники инФормации,принятые во внимание при экспертизе1. Авторское свидетельство СССР Ъ 357669, кл. Н 03 К 5/16, приоритет от 24.02,71. Тираж 1060 Падписте