Селекторный канал

ОПИСАНИЕ рцЯ 9703ИЗОБРЕТЕНИЯ Союз Советских Социалистических Республик(23) ПриоритетОпубликовано 30,06.76, Бюллетень24 Дата опубликования описания 06.08.76 сударственнын комитет вета Министров СССР 53) УДК 681 385(088 8 елам изобретении и открытий) Авторы чков, СИ. Овся зооретсш явитель НЫЙ КАНАЛ 54) СЕЛЕ Изобретение относится к вычислительной технике, в частности к организации структуры селекторных каналов ввода-вывода электронных вычислительных машин с микропрограммным управлением.Известны селекторные каналы, содержащие олок сборки регистров канала, счетчик адреса данных, счетчик байтов, блок запросов на конечное зацепление,по данным, блок запросов на предварительное зацепление по данным, элемент ИЛИ, блок управления канала, блок анализа конечного состояния, регистр призиаков запросов и блок управления интерфейсом. Первый уравляющий выход последнего подключен к первому входу блока анализа конечного состояния, первый выход блока анализа - соответственно к первым управляющим входам блока запроса на копечное зацепление по данным, блошка запроса на предварительное зацепление по данным, элемента ИЛИ и регистра призиаков запросов. Информационные входы и выходы регистра признаков запросов, а также информационные входы и выходы блока управления, блока управления интерфейсом, счетчика адреса данных и счетчика байтов соединены соответственно с входными информационными,шинами устройства и соответствующими информационными входами блока сборки регистров, канала. Управляющий вход последнего, а также управляющие входы счетчика байтов, счетчика адреса данных, блошка управления интерфейсом, вторые управляющие входы блока запроса на конеч ное зацепление по данным, блока запроса напредварительное зацепление по даиным, блока анализа конечного состояния и регистров признаков подключены к соответствующим первым управляющим выходам блока управ ления канала, первый, второй и третий управляющие входы которого соединены соответственно с входными управляющими шинами устройства, вторым управляющим выходом блока управления интерфейсом и управ ляющим выходом счетчика адреса данных,Первый управляющий выход счетчика байтов связан с третьим управляющим входом блошка запроса на предварительное зацепление по данным, а второй управляющий выход счет чика байтов - с четвертым управляющимвходом блока управления канала и третьим управляющим входом блока запросов на конечное зацепление по данным, выход которого подключен к второму входу элемента 25 ИЛИ, пятому управляющему входу блокауправления, канала и третьему управляющему входу регистра признаков запросов. Четвертый управляющий вход последнего соединен с вторым выходом блока анализа конеч ното состояния, информационные и другиЕуправляющие выходы и входы блока сборки регистров канала, счетчика адреса данных, элемента ИЛИ, блока управления канала и блока управления интерфейсом подключены к соответствующим информационным и управляющим входам и выходам устройства.Недостатком известных селекторных каналов является их невысокое быстродействие при использовании режима зацепления по данным.Цель изобретения - увеличение быс продействия селекторного канала в различных режимах.Это достигается тем, что предлагаемый селекторный канал дополнительно содержит блок анализа частоты запросов внешнего устройства и элемент И, выход которого связан с третьим входом элемента ИЛИ и пятым управляющим входом регистра признаков запроса, а первый и второй входы элементы И подключены соответственно к выходам блока запросов на предварительное зацепление по данным и блока анализа частоты запросов внешнего устройства, аервый и второй входы которого соединены соответственно с первым управляющим выходом блока управления канала и вторым управляющим выходом блока управления интерфейсом, Это позволяет увеличить скорость передачи данных с использованием режима зацепления по данным.Блок-схема селекторного канала представлена на чертеже, где 1 - селекторный канал; 2 - процессор; 3 - быстродействующие внешние устройства; 4 - оперативное запоминающее устройство; 5 - арифметическо-логическое устройство; 6, 7 - входные информационные шины; 8 - выходные информационные шины; 9 - блок микропрограммного управления; 10 - блок сборки регистров каналов; 11 - счетчик байтов; 12 - счетчик адреса данных; 13 - блок запроса на конечное. зацепление по данным; 14 - блок запроса на предварительное зацепление по данным; 15 - элемент ИЛИ; 16 - блок управления канала; 17 - блок анализа конечного состояния;18 - регистр признаков запросов; 19 - блок управления интерфейсом; 20 - элемент И;21 - блок анализа частоты запросов внешнего устройства; 22 - выходные управляющие шины; 23 - выходные адресные шины.Селекторный канал работает следующим образом.Операция передачи данных начинается,по специальной команде процессора, которая задает адрес канала, и устройства ввода-вывода и при помощи специальных управляющих слов указывает код команды, начальный адрес оперативной памяти, количество передаваемых байтов данных и другие управляющие признаки, которые располагаются в регистрах канала и в специальной памяти, образуя в совокупности управляющее слова ,канала, Передача управляющей информации50 55 60 65 ботку конечного состояния, который через элемент ИЛИ 15 и соответствующую шину запроса группы выходных управляющих шин 22 поступает - блок 9 микропрограммното управления процессора,По этому сигналу запроса в зависимости от состояния регистра признаков операции в блоке 16 управления канала, состояния устройства и канала, а также причинны, вызвавшей формирование этого запроса, в регистре18,признаков запросов устанавливается код соответствующей микропрограммы обработки.По сигналу запроса на обработку в,процессоре прерывается выполнение текущей микропрограммы после завершения очередного цикла чтение-обработказапись и промежду процессором 2 и регистрами селекторного канала 1 проводится через блок 10сборки регистров каналов, входные информационные шины 7 арифметическо-логического5 устройства, арифметическо-логическое устройство 5 и выходные информационные, шины 8арифметическо-логического устройства.Получив необходимую управляющую информацию, канал осуществляет начальную10 выборку устройства 3 ввода-вывода черезблок 19 управления интерфейсом и освобождает процессор для выполнения других команд.В зависимости от кода операции, установ 15 ленного в блошке 16 управления канала, значения счетчика 11 байтов, состояния буфера,данных в блоке 19 управления интерфейсом,а также четности адреса данных блок 16 управления канала формирует признаки аппа 20 ратной приостановки (передача одного, двухи т. д, байтов) и сигнал запроса на передачуданных, который через шину. запроса на передачу данных группы выходных управляющих шин 22 поступает в блок 9 микропрог 25 раммного управления процессора. По этомузапросу работа процессора но выполнениютекущей микропрограммы после завершенияочередного цикла чтение-обработказапись приостанавливается на цикл передачи30 данных между оперативной памятью и каналом. Так как слово оперативной, памяти машины, к которой подключен рассматриваемый канал, состоит из нескольких байтов, тов зависимости от признаков аппаратной при 35 остановки под управлением блока 16 каналапроисходят передача одного, двух и другихбайтов между блоком 19 управления интерфейсом и оперативным устройством 4 повходным или выходным информационным40 шинам 7 или 8 арифметическо-логическогоустройства соответственно, а также передачаадреса данных по выходным адресным шиным 23, выработка управляющих сигналовдля выполнения необходимых тактов чте 45 ния-записи, модифицирование адреса данных и счетчика байтов,Когда канал заканчивает передачу данных, в блоке 17 анализа конечного состояниявырабатывается сигнал запроса на обра5 10 15 20 25 30 35 40 45 50 55 60 55 5водится переключение на специальный такт, в котором адрес следующей микрокоманды, которая должна была выполняться, запоминается в специальном регистре (регистре возврата адреса) и формирсется начальный адрес обрабатывающей микропрограммы. Эта микропрограмма запоминает содержимое регистров процессора в специальной части оперативной памяти и далее по коду микоопрогпяммьт обработки, установ,ленному в регистре 18 признаков запросов, осуществляет переход к начальному адрес микропрограммьт, обрабатывающей данный признак. Происходят необходимые действия токончание операции ввода-вывода, зацепление по команде и т. д.) и записывается модифицированное или вновь сформированное (при зацеплении) управ,чяющее слово в специальную часть оперативной памяти. После этого солеожимое регистров процессора восстанавливается из специальной части оперативной памяти и выполняется прерванная микропрограмма, начиная с адреса микрокомандьт, запомненного в регистре возврата.Выполнение казанной последовательности действий требует сравнительно много времени. Если канал рассматриваемого типа и зацепление по данным исполняет таким же образом, то он не может обеспечить зацепление по данным при номинальной скорости передачи данных межд внешним у стройством и каналом. Следовательно, канал такого типа имеет предельную скорость передачи данных с использованием режима зацепления по ланньтм ниже номинальной скорости передачи данных без зацепления.Скорость передачи данных с использованием зацепления может быть увеличена, если некотортю часть действий, связанных с подготовкой новой управляющей информации при зацеплении по ланньтм, выполнять предварительно. В предлагаемом канале это организовано след тотттим образом.На этапе передачи ланньтх, когда канал заканчивает передачс блока данных и в регистре признаков операции блока 16 мправления каналаказан признак зацепления по ланттьтът, в блошке 14 запроса на предварительное зацепление по чанным формируется запрос на обработк, в тот момент, когда каналу остается перелать пол управлением текчтцего управляющего слова канала такое количество байтов, на передачу которых каналу потребется время, необходимое для того, чтобы: переключиться на специальный такт, учитывая максимальное время цикла чтение-обработказапись; запомнить содержимое регистров процессора в специальной части оперативной памяти; прочитать из специальной памяти и сформировать в регистрах процессора адрес последующего управляющего слова канала.Запрос на обработку предварительного зацепления по данным через элемент И Ртт. элемент ИЛИ 15, соответствующую шин . запроса группы выхолных управляющих птин 22 поступает в блок 9 мнкроппограммного управления процессора. По этому сигналу в процессоре выполняются действия, с же описанные. причем в регистре 18 признаков запоосов ъ станавливается код предварительного заттепленття. Затем проводятся разгрузка содержимого регистпов проттессора и формирование алвеса послеллотцего управляющего слова канала и организуется цикл ожидания н левого значения солевжимого счетчика 11 байтов. При нулевом счетчике байтов в блошке 13 зяпттося на конечное зацепление по данным вырабатывается сигнал непосредственного зацепления, который поступает в блок 16 .правлеттия канала, гле по этом сигналу запретттается вьтттаботкэ запроса на передач данных и признаков аппаратной приостановки. В ттегистре 18 ппизнаков запросов станяв,чивяется код непосвелственного тконетттого) зяпепления по данным, по которомч ослттествчяется пеоехоч непоспедственно к микпопвогттамме зацепления по данным. Эта микропрограмма загружает в регистры канала новое .пттяв.чятоцтее слово канала, адрес которого подготовлен при предварительном з я ттеп. те нни.После загрсзктт нового управляющего слова канала. микттопрогпамма зацепления по .чанным сбпясывает сигнал запроса на конечное зяпепление по данным, тем самым оазгецтяя пеоелач данных пол тправчением нового управляющего слова канала, и восстанавливает солержимое ттегистров ппоцессора из специа,чьной части оперативной памяти. После этого продолжается вьтпо,чнение прерв анной мокр опрогр эммы. В случае, если устройство ввода-вывоча заканчивает операцию передачи данных раньттте, чем солержимое счетчика 11 байтов станет оялттьтм нлю, то блок 17 анализа конечттого состояния возбуждает соответствуютций сигнал запроса, который блокирует выработк сигнала запрося предварительного зацепления и в регистре 18 пвизнаков запросов тстянав.чивяется соответствующий код миквопроггяммьт обработктт, по которот из цикла ожидания провочится переход к соответств ющей части обрэбатываютцей микропрогпаммы.Если канал имеет механизм предварительного зацепления, работатоший постоянно и независимо от дастоты поступ,чения запросов внешнего т стройства на передачу данных, то при подключении к такому каналу внешних устройств, имеющих сравнительно невьтсокю скорость передачи данных (мень. ше предельной скорости передачи данных с зацеп,чением по ланным без предварительно. го зацепления), прелварительное зацепление останавливает процессор на сравнительно большое время, при этом удовлетворение затчоосов других одновременно работающих каналов задерживается,10 15 20 Для уменьшения влияния предварительного зацепления на работу други каналов в предлагаемом канале имеется блок 21 анализа частоты запросов внешних устройств, который постоянно сравнивает частоту запросов на передачу данных работающих в канале внешних устройств с предельной скоростью передачи данных канала с использованием зацепления по даиным без ппедварительного зацепления. Если скорость передачи данных внешнего устройства превышает предельную скорость передачи данных канала с зацеплением, то на выходе блока анализа частоты запросов формируется сигнал, разрешающий сформированному в блоке 14 запросу на предварительное зацепление через элемент И 20 выполнить последовательность действия, рассмотренную выше. Если же окорость передачи данных вттешнето устройства равна или меньшей предельной скорости передачи данных с зацеплением по данным, то выходной сипнал блока анализа частоты запросов запрещает предварительному запросу поступать в процессор. В этом случае выполняется обычное зацепление. Формула изобретения Селекторный канал, содержащий блок сборки регистров канала, счетчик адреса данных, счетчик байтов, блок занросов на конечное зацепление по данным, блок запросов на предварительное зацепление по данным, элемент ИЛИ, блок управления канала, блок анализа конечного состояния, регистр признаков запросов и блок управления интерфейсом, первый управлятощттй выход которого соединен с первым входом блока анализа конечного состояния, первый выход которого подключен соответственно к первым управляющим входам блока запроса на конечное зацепление по данным, блока запроса на предварительное зацепление по данным, элемента ИЛИ, регистра признаков запросов, информационньте входы и выходы которого, а также информационньте входы и выходы блока управления, блока управления интерфейсом, счетчика адреса данных и счетчика байтов соединены соответственно с входными информационными, шинами устройства и соответствующими информационными входами блока сборки регистров канала, управчякнций вхоч которого, а также управляющие входы счетчика байтов, счетчика адреса данных, блока управления интерфейсом, вторые управляющие входы блока запроса на конечное зацепление по,чанным, блока запроса на предварительное зацепление по данным, блока анализа конечного состояния и регистров признаков подключены к соответствуюшим первым управляк.щим выходам блока прявленття канала, первый, второй и третий управляющие входы которого соедииены соответственно с входными х пр являю шими шинами устройства, вторым управляющим выходом блока управления интерфейсом и управ, яютцим выходом счетчика адрес а датлттттх, первыйчравляющий выход счетчика байтов по,тклточен к третьему хправляющему вхолт блока заппося на предварительное зацепление по данным, а второй правляюший выход счетчика байтов соединен с четвертым .прявлятотцим входом блока правления к нала и третьим ттпавлятотттим вхочом блока зяппосов на конечное зацепление по чанньм, вт.тхол котопого почключен к второмх вход элемента ИЛИ, пятомппавляютттемт вход блока х правления канала и третт.ет правлятсщемт вхочм регистра признаков занпосов, четвертый мпрявлятощий вход котопого соечинен с втопьтм выходом блока анализа конечного состояния, выхоч блока сбовки регистров канала соединен с первым выходом ус "пойства, выход счетчиЗока адреса .1 танных - с вторым, выходы элементя ИЛИ и б.пока управления каналя - с тпетьим и блока ппявлснт я интерт 1 тейсом -,с гетвертьтм вь ходом 1.стройствя, соочветствлоттчие входы о окя управления канала, блока тсппавления т,нтепт 1 тейса. счетчика байтов и я,чреся данных соединены с первым входом т.стройства, соответствующий вход блока прав,леттття канала соечинен с вторым входом у стройства, а вход блока управления 40 интепт 1 тейса с тпетьим входом устройства,отлича юшийся тем, что, с целью мвеличения быстродействия, он дополнительно содержит блок анализа частоты запросов внешнего устройства и элемент И, выход 45 котопого пелттттен с третьим входом элемента ИЛИ и пятым управляющим входом регистра ппизттякпв зяппосов, а первый и второй входы -,леметттяИ ппдкчточент.т соответственно и вттходям блокя запросов на 50 ппедваритсльноп зацепление по,чинным иблока анализа частоты запросов ввешнего мстройствя, первый и в орой входы которого спелииены соответственно с первым управлятопттпт выходом блока управления канала 55 и вторым управляющим выходом блока упрявлентля интерфейсом.519703591/12 Изд.1481 Тираж 864 ЦНИИПИ Государственного комитета Совета Минпстро по делам изобретений и открытий 113035, Москва, Ж.35, Раушская нао., д. 45Зака Подписи оССР ипография, пр. Сапунова, 2 Составитель И. ХазоваРедактор В, Каширин Техред А. Камышникова Корректор Н. Аук