Устройство для умножения

409222 СОюз СОветскнн СОциоп 51 стическкх Республикавпсимое от авт. свидетельствал. 6 061 7,3 4119118-24 Зая 11 лсио 091971 (с присоединением заявкПриоритет -Опубликовано ЗО.Х 1.1973Дата опубликования опи осударственный комитетСовета Министров СССРпо делам изооретенийи открытиг УДК 681.325.5(088,8) Бюллетень4 ания 29.Ч 11.1974 Авторыизобретения Л. В. Канторович, В. П. Толстьев и Я. 1 И. ФетИнститут математики Сибирского отделения АН Заявитель УСТРОЙСТВО ДЛЯ УМНОЖЕНИ 1Изобретение относится к области автоматики и вычислительной техники и может быть использовано при реализации технических средств автоматики и вычислительной техники.Известны устройства для умножения, содержащие коммутатор, связанный выходами с шинами опроса регистра множимого и регистра множителя, причем выходы регистра множимого через первую группу схемы И соединены с входом одноразрядного двоичнодесятичного накопительного сумматора, выходы которого подключены к входам счетчика переносов, и через вторую группу схем И, на другие входы которых подсоединены выходы генератора сигналов управления, связаны с выходными шинами устройства, и преобразователь кодов.Однако известные устройства сложны, так как в цих необходимо применение регистров д 11 я хранения операндов. Кроме того, они ис обеспечивают дицамичсской индикации результатов без использования регистра результата и не позволяют отслеживать произведение при изменении значений сомножителей в процессе вычислений,Предло 5 кенпое устройство отличается тем, что выходы регистра множителя соединены с входами преобразователя кодов, а выход преобразователя -- с вторыми входами схем И первой группы. Это позволяет упростить устройство и расширить его функциональные возможности.Сокращение электронного оборудованиядостигается за счет того, что при вычислении 5 произведений десятичных цифр управлениенакапливающим сумматором осуществляется с помощью преобразователя кодов цифр множителя в число-импульсный код.Умножение проводится многократно и 10 непрерывно с определенной частотой, а произведение поступает непосредственно на визуальный индикатор динамического типа либо ца какое-нибудь регистрирующее устройство.Использование перекрестного метода в со четании с многократным вычислением позволяет реализовать преимущество данного метода умножения, заключающееся в том, что разрядность промежуточных результатов, которые необходимо хранить в процессе вычислений,зца чительцо меньше, чем при других методах умц о жсц И 51.При умножении гг-разрядных десятичныхчисел перекрестным методом разрядность промежуточных результатов цс более 1 д гг+ 3, в 25 то время как при умножении общепринятымметодом накопления кратных множимого разрядность промежуточных результатов равна и+ 1.Поскольку в предлагаемом устройстве ум ножение выполняется непрерывно и много3кратно, один или оба сомножителя могут изменяться в процессе вычислений. В этом случае умножающее устройство отрабатывает изменяющееся произведение, что дает возможность в зависимости от значения результата динамически воздействовать на объекты, являющиеся источниками сомножителей. Такие вычислительные устройства находят применение в весовых дозирующих автоматах, в раз. личных измерительных и технологических установках, в системах программного управле. ния и т. д.На фиг. 1 представлена блок-схема умножающего устройства; на фиг, 2 - пример реализации схемы опроса разрядов операндов для случая и = 4; на фиг. 3 в прим реализации схемы преобразователя кодов,Для облегчения объяснения работы умножающего устройства на чертежах и в дальнейшем описании оно рассматривается во взаимодействии с двумя и-разрядными регистрами сомножителей, динамическим визуальным индикатором результата и генератором сигналов управления. Реализация этих узлов для работы предложенного устройства несущественна и зависит от конкретных условий, в которых оно используется.Умножающее устройство 1 (фиг. 1) содержит схему опроса операндов - коммутатор 2, одноразрядный двоично-десятичный накопительный сумматор д, счетчик 4 переносов, преобразователь 5 позиционного кода цифр множителя в число-импульсный код, группу схем И б, группу схем И 7, шипы сигналов опроса разрядов множимого 8, множителя 9, входов кодов цифр множнмого 10, входов кодов цифр множителя 11 и выходов кодов цифр произведения 12.Коммутатор 2 состоит из счетчика 13, де. шифратора 14 и групп схем ИЛИ 15 и 16. Выходы счетчика 13 подключены к ссответствующим входам дешифратора 14, а выходы дешифратора - к соответствующим входам схем ИЛИ 15 и 16. Выходы группы схем ИЛИ 15 коммутатора 2 связаны с соответствующими шинами 8 сигналов опроса разрядов множимого, а выходы группы схем ИЛИ 16 - с соответствующими шинами 9 сигналов опроса разрядов множителя. Каждая из шин 8 соединена с соответствующим управляющим входом регистра 17 множимого, а каждая из шин 9 - с соответствующим управляющим входом регистра 18 множителя. Информационные выходы регистра 17 подсоединены к со. ответствующим шинам 10 входов кодов цифр множимого, а информационные выходы регистра 18 - к соответствующим шинам 11 входов кодов цифр множителя,Шины 10 соединены с информационными входами соответствующих схем И 6, и шины 11 - с соответствующими входами преобразователя 5. Выход преобразователя связан с управляющими входами всех схем И 6, выходы которых подключены к соответствующим входам сумматора 3, Выход переносов сум 5 10 16 20 25 35 40 45 50 55 60 65 4матора соединен с входом счетчика 4 переносов, выходы суммы сумматора - с входами соопветствующих схем И 7, выходы которых подключены к шинам 12 выходов кодов цифр произведения.Шины 12 связанны также с входами индикатора 19. Выходы генератора 20 сигналов управления соединены с соответствующими входами сумматора 3, счетчика 4 переносов, преобразователя 5 кодов, группы схем 1 Л 7 и счетчика И.Предложенное устройство работает следующим образом.Пусть в регистрах .17 и 18 имеются гг-разрядные сомножители; множимое А =а, а,а, и множитель В = Ь, , , ЬА.Необходимо получить на индикаторе 19 произведение С = с с,с,.В О-ом цикле (т.е. при вычислении разряда со произведения) оцрашиваются разряды а Ьо, в 1-м цикле: ао, Ь, и аь Ьо и т.д.; в (2 а - 1)-м цикле: а , Ь г . Всего при вычислении произведения опрашивается а различных пар разрядов сомножителей, причем каждый разряд каждого сомножителя опрашивается гг раз. В соответствии с этим разрядность счетчика 18 коммутатора 2 выбирается таким образом, чтобы он имел не менее, чем и состояний. У дешифратора 14 и выходов, каждый из которых соответствует одному из состояний счетчика. Каждая из групп схем ИЛИ 15, 16 содержит и гг-входовых схем ИЛИ, причем каждая схема из группы схем ИЛИ 15 соответствует одному из разрядов множимого, а группы схем ИЛИ 16 - множителя, Входы каждой схемы ИЛИ соединены с гг выходами дешифратора 14, соответствующими тем состояниям счетчика, в которых должен опрашиваться данный разряд дан;.сго операнда согласно приведенной последовательности опроса (с точностью до перестановки пар внутри каждого цикла).В предложенном устройстве проводится многократное позторное вычисление произведения. Следовательно, необходимо осуществлять многократный повторный опрос операндов в соответствии с приведенным порядком, При использовании указанного коммутатора такой опрос обеспечивается подачей на вход счетчика 18 от генератора 20 простейшей непрерывной последовательности счетных импульсов, Это приводит к дополнительной экономии оборудования в схемах управления.Итак, в каждом состоянии счетчика на шины входов кодов цифр множимого и множителя поступает пара цифр, соответствующих данному состоянию разрядов сомножителей, Ум. пожение этих цифр проводится следующим образом,Код цифры множимого поступает с шип 10 входов на информационные входы группы схем И 6 и сумматор 3. Код цифры множителя подается с шин 11 на преобразователь 5, который преобразует этот код в число-импульсный.51 1 13 сОл а." чОи ф рм н о ж иел я посунао .; ход ум ожаснего усросакодс 842 - 1. 1 рсобразовель состоит нз схем И 21 - 24 и схемы ИЛИ 25. К первым входам схем И 21 - 24 подключены шины цифр кода мнокителя с весами, соответственно 1,2,4,8. На вторые входы схем И 21 - 24 проходят соответственно 1, 2, 4, 8 импульсов от генератора 20, причем временное располокение импульсов может быть, например, таким, как показано на фиг. 3. Выходы схем И 21 - 24 подключены к входам схемы ИЛИ 25, выход которой является выходом преобразователя кодов.Таким образом, после подачи серии импульсов, показанной на фиг. 3, на выход преобразователя кодов подается число импульсов, соответствующее цифре множителя, опрашиваемой в данный момент, В результате через группу схем И б цифра множимого, опрашиваемая в данный момент, поступает на вход накопительного сумматора столько раз, сколько единиц содержится в цифре множителя. Возникающие при сложении переносы попадают из сумматора в счетчик 4 переносов, емкость которого зависит от разрядности сомножителей,В соответствии с алгоритмом перекрестного умножения в конце -го цикла на сумматоре содержится -я цифра произведения. Из генератора 20 в конце каждого цикла подается сигнал на управляющие входы всех схем И 7, в результате чего код данной цифры произведения поступает через шины 12 на входы индикатора 19,Затем проводится сдвиг содержимого счет 6чика 4 и сумматора 3 на один десятичный разряд зр;, щсл, чего устройство переходит к вы олнсвию следующего циклы,Концу каждого цикла соответствует определенное состояние счетчика 13, и, следовательно, сигнал на определенном выходе дешифратора 14, Эти сигналы могут быть использованы для управления разрядными входами индикатора, что является дополнительи ным преимуществом предлагаемой схемы коммутатора.Необходимые для качественной индикациичастота вычислений произведения и длител,- 15 ность высветки каждой цифры зависят от характеристик применяемого индикаторного устройства.Предмет изобретенияУстройство для умножения, содержащеекоммутатор, связанный выходами с шинами опроса регистра множимого и регистра множителя, а причем выходы регистра множпмого 5 через первую группу схем И связаны с входами одноразрядного двоично-десятичного накопительного сумматора, выходы которого одклочены к входам счетчика переносов, и через вторую группу схем И, другими вхо- ЗО дами связанных с выходом генератора сигналов управления, соединены с выходными шинами устройства, и преобразователь кодов, отличаюцеест тем, что, с целью упрощения устройства, выходы регистра множителя соезз динены с входами преобразователя кодов,выход которого связа с друпми входамн первой группы схем И.409222 а иг ОВ Составитель В. Белкинсдактор И, Грузова Тскрсд А. Камыпинков; оррек писиое агорская типограф кяз 1767 Изд.1130 Ц И 1 И Госудярствспог ио делам из Москва, ЖТн)иок 524комитета Совета Министров ССС 1 брстсиий и открытийРаушскаи иаб., д. 4/5