Пересчетная схема в коде фибоначчи

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИ ХРЕСПУБЛИК 2467 А 1 09) Ш) 4 Н 03 К 23/О ОПИСАНИЕ ИЗОБРЕТЕНИЯ ЕТЕПЬСТВУ К АВТОРСКОМУ БОХЕМА(21) (22)(46) (71) относится к вычис ыть испольже твенное объеди ледований при е импульсов в ко те ния ля одеи твия.1 К-тр И и э я это ггеры, еменго устроиэлементы Иты НЕ, Изтить объек повыщени ржи енты брете обор ю надсокраприводит е поэ овани что нос ОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ 3891609/24-2429.04,8507,07,87, Бюл, 925Научно-прои з водснекие космических иссАН АЗССР(57) Изобретениетельной техникезовано при подсчФибоначчи. Цельюся повьппение бысИзобретение относится к импульснойтехнике и может быть использована длясчета импульсов в коде Фибоцаччи.Цепь изобретения - повышение быстродействия пересчетцой схемы.На фиг.1 представлена бпак-схемапредлагаемой пересчетнай схемы; нафиг,2 - эпюры, характеризующие работу пересчетной схемы.Пересчетцая схема содеажит 1 Ктриггеры 1,1, .2 и 1.3, элементы И 2 и 3, элемент ИЛИ 4, элементы НЕ 5 и б, выход 7 переноса, управляющий выход Ясчетный вход 9,управляющий вход 10, вход 11 сброса, 15информационные выходы 12 цересчетнойсхемы,Пересчетная схема функционируетследующим образам,Для увеличения разрядности общей 20схемы ряд пересчетцых схем,обьединяются следующим образом, Выход 7 переноса каждой пересчегцой схемы соединяетсл са счетным входом 9 последующей пересчетной схемы, управляющийвыхоц 8 - с. управляющим входом 10предь 5 душей, входы 11 сброса объединяются,Б исходном состоянии 1 К-триггеры 1пересчетцых схем цаходятся в нулевыхсостояниях, При нулевом с Остал ницвсех ТК-триггеров пересчетцых схемна входе 10 первой цересчетной схемыприсутствует сигнал логической"с выхода 8 второй пересчетной схемы, 35При поступлении первого тактового импутгьса на вход 9 первой пересчетнойсхемы 1 К-триггер 1.1 (фиг.2 б) устанавливается в состояние логической"1" (фиг,2 в), так как на его 1- и 40К-входах присутствуют сигналы логи-.ческой " 1", поступающие с. инверсноговыхода 1 К-триггера 1,2, Этот же импульс записывает нуль в ТХ-триггер1.2 (фиг.Зг) так как на его втором1-входе присутствует сигнал логического 0", подаваемый с прямого выхода,ЗК-триггера 1, а ца К-входахприсутствуют сигналы логической "1",подазаемые с инверсных выходов 1 К 50триггеров 1,1 и 1,3 ТК-триггер 1.3находится в режиме хранения предыдущего состояния (фиг.2 д)., так как наего втором 1-входе и на третьем К-.входе присутствуют сигналы логическога 551111О, подаваемые соответственно с прямых выходов ,1 К-триггеров 1.1 и 1.2.На выходе пересчетной схемь 5 устанавливается код 000001. При поступлении второго тактовогоимпульса уровни сигцалов на 1- и К-входах 3 К-триггера 1.1 соответствуют состоянию логической "1", поэтому он переключается в противополажное состояние логического 0(фиг.2 в), Так как в предыдущем тактеТК-триггер 11 находился в состояниилогической "1", 1 К-триггер 1,3 в состоянии логического "0" и на 1-входах1 К-триггера 1,2 присутствовали сигналы логическои "1", а на второмК-входе сигнал логического "0", подаваемый с инверсного выхода 1 К-триггера 1,1, ц 1 К-триггер 1,2 записывается единица (фиг.Зг). 1 К-триггер 1.3цаходитс в режиме записи нуля(фиг,2 д), так как ца его К-входахприсутст уют сигналы логической "1"с прямого выхода 1 К-триггера 1,1,с инверсного выхода 1 К-триггера 1,2и с входи 10 пересчетной схемы, аца его втором 1 в вхо присутствуетсигнал логического О с прямого выхода 11-триггера 1.2. На выходе пересчетцой схемы устанавливаетсякод 000010,Перед паступпецием третьего тактового импульса ца 1- и К-входах11(-триггера 1.1 присутствуют сигналы логического 0 с инверсного выхода 1 К-триггера 1,2, ча К-входах1 К-триггера 1.2 - сигналы логическойя ц1, подаваемые с инверсных выходовТК-триггеров 1,1 и 1,3, а на 1-входеТК-триггера 12 - сигнал логического "О" с прямого выхода К-триггера 1.2, На 1-входах 1 К-триггера 1,3присутствуют сигналы логической "1",подаваемые соответственно с инверсного выхода 1 К-триггера 10, с прямого выхода ТК-триггера 12 и с входа 1 О псресчетной схемь 5, а ца третьем К-входе ТК-триггера 1,3 присутствует сигнал логического "0" с прямоговыхода 11(-триггера 1,1, Таким образом,П(-триггер 1, находится в режиме хранения предыдущегс состояния (фиг,2 в),1 К-триггер 1,2 - в режиме записи нуля(фиг.2 г), а 1 К-триггер 1.3 - в режимезаписи единицы (диг,2 д), Третий тактовый импульс устанавливает на выходепересчетной схемы код 000100,Перед поступлением четвертого тактового импульса ТК-триггер 1, находится в режиме записи единицы (фиг.2 в),так как на его 1- и К-входах присутствует :игнал логической с инверсного выхода 1 К-триггера, 1 К-триггер132241,2 находится в режиме хранения предыдущего состояния (фиг.2 г), обусловленного наличием сигнала логическогопОн на его втором 1-входе с прямоговыхода 1 К-триггера 1.1 и на его первом и третьем К-входах с инверсноговыхода 1 К-триггера 1,3. Последний также находится в режиме хранения предыдущего состояния (фиг,2 д) обусловленного наличием сигнала логического 0Она его третьем К-входе с прямого выхода 1 К-три-гера 1.1 и на его второмЕ-входе с прямого выхода 1 К-триггера 1,2, Таким образом, четвертый тактовый импульс изменяет состояние толь ко 1 К-триггера 1. (фиг,2 в), На выходе пересчетной схемы устанавливаетсякод 000101,Перед поступлением пятого тактового импульса 1,фиг,2 б) 1 К-триггеры пер вой пересчетной схемы находятся в ре-.жимах: ТК-триггер 1.1 - в счетном режиме (фиг,2 в), 1 К-триггер 1.2 - в режиме хранения предыдущего состояния(фиг,2 г), 1 К-триггер 1,3 - в режиме 25записи нуля (фиг,2 д)На первом, втором и третьем входдах первого элемента И 2 присутствуют сигналы логической 1 , подаваемые 39соответственно с прямых выходов 1 Ктриггеров 1, и 1,3 и входа 1 О пересчетной схемы. Таким образом, пятыйтактовый импульс устанавливает всеТК-триггеры первой пересчетной схемыв исходное состояние и через .первыйэлемент И 2 и первый элемент НЕ 5 свыхода 7 первой пересчетной схемы поступает на вход второй пересчетнойсхемы (фиг,2 е) При этом 1 К-триггер .1 второй пересчетной схемы устанавливается в единичное состояние(фиг.2 ж), На выходе пересчетной схемыустанавливается код 001000, При этомна выходе 8 второй пересчетной схемы 45появляется сигнал логического 0,поступающий на вход 10 первой пере-.счетной схемы,Шестой тактовый импульс аналогичноустанавливает 1 К-триггеры первой пеэОресчетной схемы в состояние: 1 К-триг, гер 1,1 в состояние логической "1",1 К-триггеры 1.2 и 13 свое состояниене изменяют, На выходе пересчетнойсхемы устанавливается код 001001,Седьмой тактовый импульс устанавливает 1 К-триггеры первой пересчетнойсхемы в состояние: ХК-триггер 1,1 всостояние логического "0", 1 К-тригЬ 7 4гер 1.2 в состояние логической ,1 К-триггер 1,3 свое состояние не изменяет, На выходе пересчетной схемыустанавливается код 001010.В этом состоянии на первом и втором входах второго элемента И 3 первой пересчетной схемы присутствуютсигналы логической "1 , подаваемыесоответственно с прямого выхода 121 К-триггера и с выхода второго элемента НЕ 6,Перед приходом восьмого тактовогоимпульса ТК- триггеры первой пересчетной схемы находятся в режимах: 1 Ктриггер 1,1 - в режиме хранения предыдущего состояния, ТК-триггер 1,2в режиме записи нуля, 1 К-триггер .3 -в режиме храненияпредыдущего состояния, обусловленного наличием сигналалогического "О" на его третьем 1- ипервом К-входах, подаваемого на вход 10с второй пересчетной схемы. Таким образом, восьмой тактовый импульс устанавливает все 1 К-триггеры первой пересчетной схемы в исходное состояние ис выхода 7 первой пересчетной схемыпоступает на вход 9 второй пересчетной схемы, На выходе пересчетной схемы устанавливается код 010000.В дальнейшем работа пересчетнойсхемы осуществляется аналогично.С поступлением внешнего сигнала навход 11 сброса 1 К-триггеры всех пересчетных схем устанавливаются в нулевое состояние, после чего пересчетнаясхема готова для нового цикла счета.Формула изобретенияПересчетная схема в коде Фибоначчи, содержащая первый, второй и тре - тий триггеры, входы сброса которых объединены и подключены к входу сброса пересчетной схемы, первый элемент И, первый вход которого является управляющим входом пересчетной схемы, единичные выходы триггеров являются информационными выходами пересчетной схемы, инверсный выход первого триггера является управляющим выходом пересчетной схемы, прямой выход второго триггера соединен с первым входом второго элемента И, выход которого соединен с первым входом элемента ИЛИ, отличающаяся тем, что, с целью повышения быстродействия пере- счетной схемы, в нее введены элементы НЕ, прямой выход первого триггера подключен к второму входу первого элеКорректор М.Демч ед аз 2878/ Подписноекомитета СССРи открытий 5 Тираж 901ВНИИПИ Государственнопо делам изобретен 113035, Москва, Ж, Ра ая наб Проектная, 4. Проиэводственно-полиграфическое предприятие, г. Ужго мента И, первому 1-входу второго триггера и первому К-входу третьего триггера, первый К-вход второго триггера .и первый 1-вход третьего триггера объединены и подключены к инверсному выходу первого триггера, прямой выход второго триггера подключен к второму 1-входу третьего триггера, инверсный выход второго триггера подключен к второму К-входу третьего триггера и 10 1- и К-входам первого триггера, прямой выход третьего триггера подключен к третьему входу первого элемента И, выход которого подключен к второму входу элемента ИЛИ, выход которого че 15рез первый элемент НЕ подключен к выходу переноса пересчетной схемы, инверсный выход третьего триггера подключен к вторым и третьим 1- и К-входам второго триггера, третьи 1- и К-входы третьего триггера и вход второго элемента НЕ объединены и подключены к управляющему входу пересчетной схемы,.выход второго элемента НЕ подключен к второму входу второго элемента И, синхровходы триггеров, четвертый вход первого элемента И и третий вход второго элемента И объединены и подключены к счетному входу пере- счетной схемы.