Запоминающее устройство

ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Саеетокик Сокиалистичеокыл Рееиублкк г Лависи идетельстваот а Заявлено 2.Ч 11,1971 ( 1681890/18-24 ением заявкиМ. Кл. 6 11 с 11/О исое Комитет оо делов риоритет иэабретений и открыты ори Совете Миыиотрое СССРОпубликовано 29.Ч,1973, Бюллетень25 Дата опубликования описания 23.И 11,1973 УДК 681.327.66(088,8) Авторыизобретения К. Г, Самофалов, Я. В, Мартынюк и Т, В. Груц Киевский ордена Ленина политехнический институтим, 50-летия Великой Октябрьской социалистической револ аявител и ЗАПОМИНАЮ 1 ЦЕЕ УСТРОЙСТВ Известно запоминающее устройство, содержащее регистр адреса, соединенный со входом дешифратора, выходы которого соединены с управляющими входами адресных ключей; источники напряжения, матрицу широкополостных пьезотрансформаторов, экранирующие шины которой подключены к выходам разрядных ключей, входы которых объединены и соединены через общий разрядный ключ с источником напряжения поляризации. Разрядные шины соединены с входами дифференциальных усилителей считывания, а адресные шины подключены к выходам адресных ключей. Входы последних объединены и соединены через один общий ключ с источником напряжения поляризации и через другой общий адресный ключ - с источником напряжения считывания.Недостатками известного устройства являются большое количество оборудования, сложность адресных ключей, небольшое быстродействие и низкая надежность устройства.Предложенное устройство отличается от известного тем, что в нем дешифратор выполнен перестраиваемым, адресные шины подсоединены через диоды к выходу дополнительного общего адресного ключа, вход которого соединен с одним источником напряжения, Входы разрядных ключей подсоединены к выходу дополнительного оощего разрядного ключа,вход которого соединен с другим источником напряжения,Указанные отличия позволяют уменьшить количество оборудования и повысить быстродействие и надежность устройства.На фиг, 1 изображена блок-схема запоминающего устройства, на фиг. 2 - принципиальная схема адресного ключа, на фиг. 3 - выходной каскад дешифратора со схемой управления.Устройство содержит блок управления 1 по адресу, матрицу 2, блок управления т по разряду, блок 4 усилителей считывания. 15 Блок 1 управления по адресу состоит из регистра 5 адреса, перестраиваемого дешифратора адреса б, выходы которого соединены с управляющими входами адресных ключей 7, Каждый из адресных ключей 7 состоит из 20 ключа 8, через который адресные шины 9 блока 2 соединены с шиной нулевого потенциала, и из ключа 10, через который адресные шины 9 подключены к шине 11 управляющих напряжений. Шина 11 через общий ключ напряже ния считывания 12 соединена с выходом 1 Зисточника напряжения считывания Усч через общий адресный ключ 14 - с выходом 15 источника напряжения поляризации У. Входы 1 б и 17 являются управляющими входами со ответственно ключей 12 и 14.3Адресные шины 9 через диоды подключены к выходу ключа 19, вход 20 которого соединен с источником напряжения 1/3 /р, Вход 21 - управляющий вход ключа 19,В матрице 2 входные электроды 22 широкополосных пьезотрансформаторов 23 соединены с адресными шинами 9, Экранирующие электроды 24 пьезотрансформаторов объединены по разрядам в экранирующие шины 25. Выходные электроды 26 и 27 (по два на каждый разряд) пьезотрансформаторов объединены в разрядные шины 28 и 29, которые соединены с входами дифференциальных усилителей считывания ЗО блока 4,Пьезокерамические пластины 31 генераторной секции пьезотрансформаторов имеют жесткую поляризацию противоположного направления под выходными электродами 26 и 27. Пластина 32 секции возбуждения может иметь различную поляризацию, причем направление ее определеяется записанной информацией,Экранирующие шины 25 подключены к выходам разрядных ключей ЗЗ, каждый из которых состоит из двух ключей: ключа 34, через который экранирующие шины соединены с шиной нулевого потенциала, и ключа 35, через который экранирующие шины 25 соединены с выходами регистра числа 37. Шина 36 соединена через ключ 38 с выходом 39 источника напряжения поляризации Ур и через ключ 40 с выходом 41 источника напряжения 2/3 Ур, Входы 42 и 43 являются управляющими входами соответственно ключей 38 и 40,Адресные 7 и разрядные ЗЗ ключи (фиг, 1) выполнены по однотипной схеме, изображенной на фиг. 2. Ключи 8 и 34 построены на транзисторе 44, Эмиттер транзистора подключен к шине нулевого потенциала устройства, а база через резистор 45 соединена с выходом 46 источника напряжения смещения Усм, а через резистор 47, зашунтированный конденсатором 48 - с управляющим входом 49 ключа, С управляющим входом 49 ключа через резистор 50 соединен и эмиттер управляющего транзистора 51 ключей 10 и 35. База транзистора 52 подключена к выходу 53 источника напряжения смещения +У,м, коллектор соединен непосредственно с базой коммутирующего транзистора 54, эмиттер которого соединен с входом 55 ключа. Эмиттерно-базовый переход транзистора 54 зашунтирован резистором 56. Коллекторы транзисторов 44 и 54 подключены к выходу 57 ключа.Выходные каскады дешифратора выполнены на транзисторах 58 (фиг. 3), в эмиттер которых включены резисторы 59. Эмиттеры транзисторов являются выходами 60 дешифратора. Коллекторы транзисторов 58 подключены через ключи 61 к выходу 62 источника напряжения питания +У и через ключ 63 - к шине нулевого потенциала. Через ключи 64 и 65 подключены соотвественно и резисторы 59 к источнику напряжения питания 62 и к шине нулевого потенциала. Управляющие входы 385314фключей 61 и 65, а также ключей 64 и 63 соединены соответственно с выходами триггера режима работы 66, Управляющие входы 67 и 68триггера являются входами установки тригге 5 ра в состояния 1 и О, Поскольку биполярные транзисторы, особенно симметричные,кроме прямого включения, допускают и инверсное включение, и так как в зависимости отрежима работы транзисторы 58 находятся в10 прямом или в инверсном включении, то включение коллектора и эмиттера транзисторов может быть противоположно включению их, приведенному на фиг, 3,Запись информации по данному адресу про 15 изводится с предварительной подготовкой элементов, при этом ранее записанная информация стирается. Все разряды регистра числа 37устанавливаются в 0, и потенциалы на выходных шинах регистра открывают ключи 3520 и закрывают ключи 34, Триггер 66 режима работы (фиг. 3) по сигналу на входе 68 устанавливается в ноль. В результате ключи 61 и 65закрываются, ключи 64 и 63 открываются, Приэтом ключ 63 подключает коллекторы транзи 25 сторов 58 выходных каскадов дешифратора кшине нулевого потенциала, а ключ 64 - резисторы 59 к источнику напряжения питания+У, Таким образом, выходные каскады дешифратора осуществляют не только согласо 30 ванне выходов дешифратора с нагрузкой, но ипроизводят инвертирование выходных сигналов дешифратора.В исходном режиме транзисторы 58 закрыты, поэтому положительным напряжением +У35 на выходных шинах дешифратора ключи 8 закрыты, а ключи 10 открыты и адресные шины 9 подключены к шине напряжения 11 (напряжение +У приложено к управляющемувходу 49 адресных ключей). По сигналу сти 40 рания (отрицательный импульс напряжения)потенциал на выходной шине дешифратора,соответствующей коду в регистре адреса, снижается до нуля) транзистор 58 выходного каскада открывается), на остальных шинах по 45 тенциал остается высоким, вследствие чегоключ 10 выбранного адреса закрывается, аключ 8 открывается и адресная шина 9 подключается к шине нулевого потенциала. Одновременно с этим сигналы стирания поступают50 на управляющие входы 17 и 42 соответственноключей 14 и 38. При этом к экранирующим шинам через ключи 35 и к адресным шинам, заисключением выбранной адресной шины, черезключи 10 прикладывается напряжение - Ур.55 Таким образом, к электродам 24 и 22 пьезотрансформаторов только выбранного адресаприкладывается напряжение - Ур. Под действием этого напряжения поляризация пластины 32 принимает направление, соответствую 60 щее значению О, т. е. стирается ранее записанная информация, и данный адрес подготавливается к записи нового числа.Записываемое число принимается в регистр37. При этом под действием потенциалов на65 выходных шинах регистра экранирующие ши 3853145ны 2 б, соответствующие тем разрядам регистра, которые находятся в состоянии 1, подключаются через ключи 34 к шине нулевого потенциала, а экранирующие шины 25, соответствующие тем разрядам регистра, которые находятся в состоянии 0, подключаются через ключи ЗБ к шине Зб. Триггер режима работы бб (фиг. 3) по сигналу на входе б 7 устанавливается в 1, в результате чего ключи бЗ и б 4 закрываются, а ключи б 1 и бб открываются. При этом ключ б 1 подключает коллекторы транзисторов Б 8 к источнику напряжения питания +О, а ключ бб подключает резисторы 59 к шине нулевого потенциала. Таким образом, при данном состоянии ключей выходные каскады выполняют роль повторителей.В исходном режиме транзисторы 58 закрыты, вследствие чего ключи 10 закрыты потенциалом на выходных шинах дешифратор а, Снижением до нуля напряжения - У приложенного к выходу 4 б (фиг. 2), закрываются и ключи 8 всех адресов. По сигналу записи (положительный импульс напряжения) на выходной шине дешифратора, соответствующей коду адреса в регистре Б, открывается ключ 10 выбранного адреса. Одновременно с этим сигналы записи прикладываются к управляющим входам 17, 21, 43 ключей и открывают ключи 14, 19, 40, При этом к выбранной адресной шине 9 через открытый ключ 10 прикладывается напряжение - Ор, к невыбранным адресным шинам через диоды 18 прикладывается напряжение - 1/3 Ур, к экранирующим шинам 2 Б, которые подключены к шине Зб через ключи Зб, открытые согласно коду регистра числа 37, прикладывается напряжение - 2/3 Ур, остальные экранирующие шины 2 б через открытые ключи 34 подключены к шине нулевого потенциала.Вследствие этого к электродам 24, 22 элементов невыбранных адресов приложено напряжение +1/3 Ур или - 1/3 Ур, к электродам элементов выбранного адреса, в которые записываются нули, приложено напряжение +1/ЗУа к электродам элементов, в которые записываются единицы, приложено напояжение +У Под действием напряжения +У, изменяется направление поляризации пластины 32 соответствующих элементов, т. е, происходит запись 1. Для изменения поляризации пластины 32 напряжения 1/3 О, недостаточно, поэтому разрушения информации в невыбранных адресах и запись ложной инт 1 тормации в выбранном адресе не происходит. Таким образом, после стттпания предыдущей инфоттматтии и записи новой пьезокерамические пластины 32 элементов выбранного адреса поляризованы в направлениях, которые соответствуют записываемому числу,В режиме считывания информации все разряльт регистра 37 находятся в состоянии 1. ключи 34 открыты и экраниоуюшие шины подключены к обшей точке устройства, Триггер режима работы бб находится в состоянии 1, при этом ключи 10 закрыты, а ключи 8 открь5 10 15 20 25 30 35 40 45 50 55 60 65 ты, вследствие чего адресные шины 9 подключены к шине нулевого потенциала. К шине 11 через открытый ключ 12 приложено постоянное напряжение - Ус Сигнал чтения (короткий положительный импульс напряжения) с соответствующего выхода дешифратора прикладывается к входу 49 (фиг, 2) выбранного ключа. При этом ключ 8 закрывается, а ключ 10 открывается и во время действия импульса с выхода дешифратора к адресной шине 9 прикладывается напряжение - У,. Импульс напряжения, приложенный к адресной шине, вызывает импульсную деформацию пластин 32 элементов данного адреса, и одновременно с этим импульсную деформацию пластины 31, причем направление этой деформации зависит от направления поляризации пластины 32, т. е. от записанной информации. При этом на разрядных шинах 28 и 29 появляются разнополярные сигналы, так как участки пьезокерамики под электродами 2 б и 27 поляризованы встречно, причем полярность выходных сигналов определяется направлением механической деФормапии пластины 32, т. е. записанной инФопматтией, Эти сигналы поступают на вхольт Разрядных иффеттеттттиальттьтхсилителей считывания 30, и на вьтхолах усилителей 30 появляются импульсы, полярность которых однозначно связана с записанной информацией,В данном устройстве при считывании информация не разруцтается, так как амплитуда напряжения считьтттания значительно меньше амплитулы напряжения поляризации, кроме того. длительность импульсов считывания во много раз меньше .ллительности импульсов записи и стиоания. Таким образом, многократное приложение имп льсов напряжения считывания к адресной шине не вызывает изменения поляризапии пьезокерамики пластины 32 элементов памяти,Предмет изобретения Запоминающее устройство, содержащее регистр адреса, соединенный со входом дешифратора, выходы которого соединены с управляющими входами адресных ключей, источники напряжения, матрицу широкополостных пьезотрансформаторов, экра пирующие шины которой подключены к выхолам разрядных ключеч. входы которых объединены и соединены через общий разрядный ключ с источником напряжения поляризации, разрядные шины соединены со входами дифференциальных усилителей считывания, а адресные шины подключены к выходам адресных ключей, входы которых объединены и соединены через один общий ключ с источником напряжения поляризации и через другой общий адресный ключ с источником напряжения считывания, отличаюитееся тем, что, с целью уменьшения количества оборудования и повышения быстродействия и надежности устройства, в нем дешиф./ у Фи ратор выполнен перестраиваемым, адресные шины подсоединены через диоды к выходу дополнительного общего адресного ключа, вход которого соединен с одним источником напряжения, входы разрядных ключей подсоединены к выходу дополнительного общего разрядного ключа, вход которого соединен с другимисточником напряжения.385314 Составитель А, КорюковаАвдеева Техред Е, Борисова Корректор Г. Запорожец Редакт Заказ 2334(7 Изд. М 674 Тираж 576 ПодписноеЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССРМосква, Ж, Раушская наб., д. 4/5 Типография,Сапунова,