Устройство для генерации кода с постоянным числом р единиц

О П И С А Н И Е 254201ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ . Союз Советских Социалистических РеспубликЗависимое от авт. свидетельства ХоЗаявлено 13.1 Ч.1968 ( 1232888/18-24)с присоединением заявки ЛЪПриоритетОпубликовано 07.Х.1969, Бюллетень М 31Дата опубликования описания 2.1 Ъ.1970 Кл, 42 птз, 500 21 аг 36/20 МПК 6 061 Н 031 с УДК 681.325,53:621.394.Комитет по делам изобретений и открытий при Совете Министров СССРАвторизобретения А. А. Давыдов Заявитель УСТРОЙСТВО ДЛЯ ГЕНЕРАЦИИ КОДА С ПОСТОЯННЫМ ЧИСЛОМ р ЕДИНИЦИзобретение относится к области вычислительной техники.Известны устройства для генерации кода спостоянным числом р единиц, содержащие регистры и логические схемы.Недостатком известных устройств являетсяих сложность и вследствие этого низкая надежность,Предложенное устройство отличается от известных тем, что в нем входы блока управления сдвигом соединены с выходами соотвегствующих ячеек от (/г + 1) -й до и-й регистрасдвига, выход блока управления сдвигом соединен с первым входом вентиля, второй входвентиля соединен с выходом линии задержки,выход вентиля через схему ИЛИ соединен стактовыми входами ячеек от первой до Й-й 1 егистра сдвига, выход /г-й ячейки регистрасдвига соединен с первыъг входом венгилявходного блока, второй вход вентиля входного блока соединен с выходом линии задержки,выход вентиля входного блока через схемуИЛИ входного блока соединен с входом регистра сдвига, входы схемы ИЛИ блока управления сдвигом соединены с выходами соответствующих ячеек от (/г+ 1)-й до 1-й регистра сдвига и выходами дешифратора, вхо. ды дешифратора соединены с выходами ячеекот (1+ 1)-й до гг-й регистра сдвига и тем, что,с целью расширения функциональных возможностей устройства, в нем блок управления сдвигом содержит сумматор по модулю два, входы которого соединены с выходами ячеек от (/г + 1) -й до л.-й регистра сдвига.5 Это позволяет упростить устройство и расширить его функциональные возможности.Функциональная схема предлагаемого устройства дана на фцг. 1, где 1 - гг-разрядцьгй регистр сдвига; 2, - 2 - ячейки регисгра 10 сдвига 1; 3 - блок управления сдвигом; 4 -входной блок; 5, б - вентили входного блока 4; 7 - логическая схсма ИЛИ вхо тнюго блока 4; 8 - логическая схема ИЛИ; 9, 10 - вентили; 11 - логическая схема НЕ; 12 - 15 линия задержки ца один такт сдвига.Из фиг. 1 видно, что входы блока управления сдвигом 3 соединены с выходами ячеек 2 к+1 - :2Прц этом, номер /г-й ячейки больше едцнцл - р 20 цыРгде Е - целая часть выражения, а р - количество единиц в коде. Например, для кода 10/3 величица 1= Е( +2) = 4, Следо 10 - 325 3вательцо, номер й-й ячейки для кода 10/3 может быть равен 2 или 3.На фиг. 2 дана функциональная схема блока управления сдвигом 8 в случае, когда ко личество единиц р мало по сравнению сдлиной кода и (например, и/р - коды 5/2, 6/2, 6/3, 7/2, 7/3, 8/2, 9/3, 10/3, 12/3). Цифрой 13 на фиг, 2 обозначена логическая схема ИЛИ блока управления сдвигом 3. Входы схемы ИЛИ 13 соединены с выходами ячеек 2,.,г - : 2,.Так, например, если для кода 10/3 выбрано lг = 2, то входы схемы ИЛИ 13 связаны с выходами ячеек 2 24.На фиг. 3 дана функциональная схема бло ка управления сдвигом 3 для произвольного соотношения между р и и.Цифрой 14 на фиг, 3 обозначен дешифратор блока управления сдвигом 3. Входы деширратора 14 соединены с прямыми или инверсньд ми выходами ячеек 2 г, г - 2, а выходы дешифратора 14 связаны со входами логической схемы ИЛИ 13. Количество г выходов дешифратора 14 значительно меньше величины 2" -(гг - 1 - число входов), т, е. дешифратор 14 является неполным дешифратором. Если номер й-й ячейки больше двух (й)2), входы дешифратора 14 соединены как с прямыми, так и с инверсными выходами ячеек 2,+г - 2 таким образом, что дешифратор 14 25 выделят г различных комбинаций в разрядах (1+1) - и регистра 1. Если номер /г-й ячейки равен двум (й = 2), входы дешифратора 14 соединены только с прямыми выходами ячеек 2 г+ - 2. При этом к каждому выходу З 0 дешифратора 14 подключена логическая схема И (на фиг. 3 не показана), входы которой соединены с прямыми выходами (р - 1) ячеек регистра 1. Так, например, для кода 9/4 р = 4, 1= 3 и й= - 2, Дешифратор 14 имеет 35 два выхода (г=2), причем к первому выходу дешифратора 14 присоединена схема И, связанная с выходами ячеек 22,;, 2, а ко второму выходу дешифратора 14 подсоедипена схема И, связанная с выходами ячеек 40 24, 22,.На фиг. 4 дана функциональная схема блока управления сдвигом 3 в случае, когда структура, изображенная на фиг. 3, не позволяет генерировать код гг/р в полном объеме. 45 На фиг. 4 15 - сулматор по модулю два, входы которого связаны с выходами ячеек 2,+г - 2. Так, например, для кода 1 О/5 1 = 3, /г = 2, а входы сумматора по модулю два 15 связаны с выходами ячеек 2, 24, 28. 50При работе усчройства переход от текущей комбинации, хранящейся в регистре сдвига 1 (см. фиг. 1), к очередной осуществляется при помощи двух операций: сдвиг полный и сдвиг частичный. При выполнении полного сдвига 55 происходит сдвиг на один разряд влево во всем регистре 1, При выполнении частичного сдвига происходит сдвиг на один разряд влево в разрядах 1 - й регистра сдвига 1. Полный сдвиг осуществляется при всех переходах, 60 а частичный сдвиг выполняется только тогда, когда после полного сдвига сигнал на выходе блока управления сдвигом 3 равен 1.Перед началом работы устройства в регистр сдвига 1 записывается любая комбинация, 65 имеющая нужный вес р, а на входную шину устройства подается сигнал О. Через время, равное одному такту сдвига, этот сигнал проходит на выход линии задержки 12, закрывает вентиль 5 входного блока и открывает (через схему НЕ 11) вентиль б входного блока и вентиль 9. Цепь частичного сдвига (выход ячейки 2 вентиль 5 входного блока, схема ИЛИ 7 входного блока, вход ячейки 2,) разомкнута, и цепь полного сдвига (выход ячейки 2, вентиль б входного блока, схема ИЛИ 7 входного блока, вход ячейки 2 выход ячейки 2 вентиль 9, вход ячейки 2,+г) замкнута, Устройство тем самым к работе подготовлено. На входную шину устройства с интервалом не менее двух тактов сдвига начинают поступать входные импульсы, Входной сигнал 1 поступает на тактовые входы ячеек 2+г - 2, (через схему ИЛИ 8) и на тактовые входы ячеек 2, - 2.Происходит полный сдвиг. При этом межединичные расстояния в комбинации не изменяются.Так, например, после осуществления полного сдвига в комбинации А, = 0101001 получаем комбинацию Аг = 1010010, В обеих комбинациях расстояние между единицами равно соответственно 1, 2 и 1.После окончания полного сдвига блок управления сдвигом 3 на основании значений выходных сигналов ячеек 2,+г - 2 вырабатывает управляющий сигнал, равный 1, если частичный сдвиг нужно произвести. Выработка управляющего сигнала на выходе блока управления 3 происходит следующим образом (см. фиг, 3).Если хотя бы в одной из ячеек 2 - 2 записана 1, то на выходе схемы ИЛИ 13 блока управления сдвигом сигнал также равен 1, В этом случае сигналы на выходах дешифратора 14 блока управления сдвигом не имеют значения для управления сдвигом.Если же во всех ячейках 2,+г - 2, записаны О, то на выходе схемы ИЛИ 13 блока управления сдвигом сигнал будет равен 1 только в том случае, когда есть 1 хотя бы на одном выходе дешифратора 14 блока управления сдвигом. Так как случаи, когда в ячейках 2, г - 2, есть хоть одна 1, встречаются чаще, чем случаи, когда в этих ячейках записаны все О, то фактически получается, что выходы ячеек 2,+ - 2 подсоединенные к входам схемы ИЛИ 13, образуют основную логическую функцию управления, а дешифратор 14 осуществляет коррекцию этой функции. В принципе основная логическая функцияможет иметь более сложный характер, чем ИЛИ, и зависеть от сигналов в ячейках 2,+ - 2. В этом случае входными сигналами дешифратора 14 также могут быть сигналы ячеек 2,+г - 2,К моменту выработки управляющего сигнала в блоке управления сдвигом 3 входной импульс появляется на выходе линии задержкИ,охдйхвдоох хх гоо хооо о х Я комбина.ции000101 001001 000011000101001001010010100100001010010100101000010001100010000110001100011000ПОООО100001 Ад А 2 Ав Ав 46 Ав А, Ав Ав Адв А,д Адв Адв Адв дв 000110 001010 010010 100100 001001 010100 101000 010001 100010 000101 001100 011000 110000 100001 000011 100100 001010 010100 101000 000110 000100 011000 Аде=А,000011 12, открывает вентиль 5 входного блока и закрывает (через схему НЕ 11) вентиль б входного блока и вентиль 9. Цепь частичного сдвига замыкается, цепь полного сдвига размыкается.Если сигнал на выходе блока управления сдвигом 3 равен 1, то вентиль 10 открывается, и импульс с выхода линии задержки 12 проходит через вентиль 10 и схему ИЛИ 8 на тактовые входы ячеек 2 - 2 . Происходит частичный сдвиг, При этом, как правило, изменяются межединичные расстояния в комбинации. Так, например, если в комбинации Аг = 1010010 произвести частичный сдвиг (1 г = 2), то получим комбинацию Ас+д -- =1010001, в которой расстояния между единицами равны 1, 3 и О,После осуществления частичного сдвига образование очередной комбинации кода ггр закончено.К этому времени сигнал на выходе линии задержки 12 снова равен нулю, так как интервал между соседними входными импульсами не меньше, чем два такта сдвига, Вновь цепь частичного сдвига разомкнута, а цепь полного сдвига замкнута. Устройство готово к приходу следующего входного сигнала и т, д.Осуществляя, аналогично описанному, переходы от текущей комбинации к очередной комбинации, мы через Сд циклов работы устройства вновь получим начальную комбинацию. При этом будут прогенерированы все комбинации когда п(р.В качестве примера рассмотрим код б/2 (см. таблицу),Для этого кода 1 = 4 и, следовательно, номер 1 г-й ччепки может бьдть равен 2 или 3.Выбрано 1 г = 2. Тогда к входам схемы ИЛИ 13 подсоединены выходы ячеек 2 и 24 Дешифратор 14 для генерации этого кода не нужен (т. е. схема имеет вид, изображенный на фиг, 2).Предмет изобретения1. Устройство для генерации кода с постоянным числом р единиц, содержащее гг-разрядный регистр сдвш а, блок управления сдвигом, выполненный на схеме ИЛИ и дешифраторе, входной блок, логические схемы 20 ИЛИ, НЕ, вентили и линию задержки,вход которой соединен с входной шиной непосредственно и через логические схемы с тактовыми входами ячеек регистра сдвига, от.гичающееся тем, что, с целью упрощения устройства, входы блока управления сдвигом соединены с выходами соответствующих ячеек от (й+ 1)-й до дг-й регистра сдвига, выход блока управления сдвигом соединен с первым входом вентиля, второй вход вентиля соединен с выходом линии задержки, выход вентиля через схему ИЛИ соединен с тактовыми входами ячеек от первой до Й-й регистра сдвига, 35выход Й-й ячейки регистра сдвига соединен с первым входом вентиля входного блока, второй вход вентиля входного блока соединен с выходом линни задержки, выход вентиля 40 входного блока через схему ИЛИ входногоблока соединен с входом регистра сдвига, входы схемы ИЛ 1 Л блока управления сдвигом соединены с выходами соответствующих ячеек 45 от (/г+ 1)-й до 1-й регистра сдвига и выходами дешифратора, входы дешифратора соединены с выходамн ячеек от (1 + 1) -й до гг-й регистра сдвига.502. Устройство по и. 1, отличающееся тем,что, с целью расширения функционалыгых возможностей устройства, в нем блок управления сдвигом содержит сумматор по модулю два, входы которого соединены с выходами ячеек от (1 г+ 1)-й до и-й регистра сдвига.254201Составитель А. Д. Ходырев Редактор К. С, Опенченко Техред Т. П. Курилко Корректоры: А. Абрамоваи Л, Корогод Заказ 38418 Тираж 480 Под:тисное ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР Москва Ж, Раушская наб, д. 4/5Типография, пр. Сапунова. 2