Корреляционное устройство

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИКЫХ 181 А 06 Г 15/336 ОПИСАНИЕ ИЗОБРЕТЕН КОМУ СВИДЕТЕЛЬСТВ В(57) Изобретение отно рованным устройствам мации и служит для о задержки между случ Цель изобретения - уп Устройство содержит группу счетчиков 2, гр группу элементов ИСК элемент НЕ 5, блок 6 задержки,синхронизат пу регистров 9 сдвига, плексор 10, коммутатор элемент И 13, элемент 15. 2 ил.(Л ЬЭ АР ОСУДАРСТВЕННОЕ ПАТЕНТНОЕ .ВЕДОМСТВО СССРГОСПАТЕНТ СССР)(54) КОРРЕЛЯЦИОННОЕ УСТРОЙСТВО сится к специализиизвлечения инфорпределения времени айными сигналами. рощение устройства,регистр 1 сдвига, уппу элементов И 3, ЛЮЧАЮЩЕЕ ИЛИ 4, формирования кода ор 7, триггер 8, груп- Й-канальный мульти. элемент ИЛИ 12, 14 задержки и ключ1815652Изобретение относится к специализи- информационным входом мультиплексорарованным цифровым устройствам извлече, предпоследний разрядный выход региния информации и служит для определения стра 9-(й) сдвига соединен с (й)-ым инвремени задержки между случайными сиг- формационным входом мультиплексора 10,налами, путем вычисления знаковой карре выход регистра 9-1 сдвига соединен с ин-ляционной функции. формационным входом регистра 9-2 сдвигаЦель изобретения - упрощение устрой- и даже по правилу: выход регистра 9-1 сдвиства при сохранении прежней точности, га соединен с информационным входом реНафиг,1 показанафункциональнаясхе- . гистра 9-(1+1) сдвига (1 -- 1, й) нулевойма заявляемого устройства; на фиг,2. - вре информационный вход мультиплексора 10менные диаграммы, иллюстрирующие,соединен с входом Х(1) опорного сигналаработу устройства. устройства, выход мультиплексора 10 соеФункциональная схема (фиг,1) содер. динен с информационным входом регистражит регистр 1 сдвига, группу счетчиков 2-1- 1 сдвига, управляющий вход коммутатора 112-й, группу элементов И 3-1-3-й, группу 15 объединен с первым входом элемента И 13элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 4-1-4-й и подключен к прямому выходу триггера 8,элемент НЕ 5, блок 6 формирования кода тактовый вход которого обьединен со вхозадержки, синхронизатор 7, триггер 8, груп- . дом 3 останова синхронизатора и подключепу регистров 9 1-9-(й) сдвига, И-каиаль- ны к выходу 3 начала работы блока 6, выход. ный мультиплексор 10, коммутатор 11, 30 2 окончания работы которого соединен сэлемент ИЛИ 12, элемент И.13, элемент 14 вторым входом элемента И 13, выход котозадержки и многоразрядный вйоч 1. рого соединен с вторым входом элементаИЛИ 12, инверсный. выход триггера 8 черезПервые входы элементов ИСКЛЮЧАЮ- элемент 14 задержкисоединен с разрещаюЩЕЕ ИЛИ 4-1-4-й соединены с выходом 25 щим входом ключа 15, многоразрядный инзлемента НЕ 5,вход которого является ин- Формационный вход которого объединен сформационным входом Х(1-т) устройства, адресным входом мультиплексора 10 и подвторые входы элементов ИСКЛЮЧАЮЩЕЕключен к информационному выходу блока 6,ИЛИ 4-1-4-Мсоединеныссоответствующи- . информационные входы которого соединеми разрядными выходами регистре 1 сдви- З 0 ны с выходами переполнения соответствуюга, первый вход элемента ИЛИ 12 соединен 1 цих счетчиков 2-1-2-й, обнуляющие входыс обнуляющим входом 1 блока 6 и является регистра 1 сдвига и триггера 8 подключеныобнуляющим входом Р Т. устройства, выход к обнуляющему. входу ВЯТ устройства, инэлементаИЛИ 12 соединенсобиуляющими формационным выходом которого служитвходами счетчиков 2 1-2-И, выходы злемен многоразрядный выход ключа 15тов И 3-1-3-И соединены со счетными вхо- Врвмениые. диаграммы (фиг.2) содер-.дами соответствующих счетчиков 2-1-2-И жвт:выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ импульсы ЙЗТ обнуления устройства4-1-4-й соединены с первыми входами зле- (фиг.2 а),ментов И 3-1-3-М, вторыв входы которых 40 импульсСОзапускаустройства(фиг.2 б),соединены с выходом синхронизатора 7, логические уровни на выходе 3 началавход 1 запуска которого является входом СО работы блока 6 (фиг,2 в).. запуска устройства, тактовый вход 2 сиихро-тактовые импульсй на выходе синхронизатора. 7 соединен с тактовым входом ре- низатора 7 (фиг.2 г);гистра 1 сдвига, тактовый вход которого.45 логические уровни на прямом выходесоединен с выходом коммутатора 11. пер-триггера 8 (фиг.2 д),вый информационный вход которого служит логические уровни на разрешающемпервым тактовым входом С К 1 устройства, входе ключа 15(фиг.2 е),второй информационный вход коммутаторатекущий код п 1 на информационном вы. 11 служит вторым тактовым входом О.К 2 50. ходе блока 6, на этапе грубой оценки п 1-1 и. устройства, тактовые входы регистров 9-1 - на этапе точной оценки псоответственно.9-(й) сдвига объединены и подключены к (фиг.2 ж.второму тактовому входу С 1 К 2 устройства, Принцип действия устройства (фиг.1)входом Х(1) опорного сигнала которого слу- состоит в следующем,жит информационный вход регистра 9-1 55 До начала анализа подачей обнуляющесдвига предпоследний (по направлению гоимпульсанавход.ЯЯТ(фиг.2 а)устройствосдвига) разрядный выход которого соеди устанавливают в исходное состояние. Опенен с первым информационным входом муль- режающий Х(1)и задержанный на время гтиплексера 10, предпоследний разрядный Вы- Х(т- т) сигналы поступают на соответствуюход регистра 9-2 сдвига соединен со вторымщие входы устройства. в котором непрерывно тактируются регистр 1 сдвига и группа регистров 9 сдвига. При этом мультиплексер 10 коммутирует на вход регистра 1 сигнал Х(1) непосредственно с входа устройства, что сопровождается появлением на разрядных выходах регистра 1 задержанных копий Х(1). Причем, мультиплексор 11 исходном состоянии подает на тактовый вход регистра 1 последовательность импульсов СК 1 с периодом следования Т 1 Т 2, где Т 2 - период следования импульсов в последовательности С К 2,С приходом на управляющий вход СО (фиг,2 б) устройство запускающего импульса начинается первый этап цикла вычислений - этап предварительной грубой оценки положения центрального взаимокорреляционного пика (ЦВКП) с разрешением по времени в Т. В ответ на запускающий импульс синхронизатор 7 выдает строб-сигнал разрешения записи результатов побитных совпадений с выходом элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы 4 в счетчики группы 2, что обеспечивается подачей тактовых импульсов на объединенные входы элементов И группы 3 (фиг,2 г). При переполнении одного из счетчиков группы 2 блок 6 формирует сигнал окончания этапа (фиг,2 в), который (сигнал) поступает на соответствующий вход синхронизатора 7 (с выхода 3 блока 6 на вход 3 синхронизатора 7), в связи с чем прерывается поступление тактовых импульсов на объединенные входы элементов И группы 3 и устанавливается в единичное состояние триггер 8 (фиг.2 д). Кроме того, блок 6, выполняющий помимо прочих функцию шифратора номера канала переполнения, определяет номер канала переполнившегося счетчика и выставляет на адресном входе мультиплексора 10 соответствующий код п 1-1 (фиг.2 ж), Одновременно на выходе 2 окончания работы блока 6 устанавливается высокий логический уровень, обнуляющий счетчики группы 2. На этом этап грубой оценки заканчивается, результатом которого служит код задержки и ь полученный при разрешении по времени в Т 1. Далее установившийся в единичное состояние триггер 8 переводит коммутатор 11 в положение, разрешающее прохождение на тактовых вход регистра 1 импульсов С 1 К 2 с периодом Тг, Т.О, регистр 1 переводится в режим работы многообводной линии задержки уже с дискретом задержки в Т 2Следующий этап - оценка положения ЦВКП с более высоким разрешением, т.е. с декретом в т 2. при этом сигнал х(1) задерживается в цепочке регистров группы 9. с 5 10 15 20 25 30 35 40 45 50 55 одного из разрядных выходов которых онкоммутируется на информационный входрегистра 1, Причем, съем сигнала осуществляется с выхода регистра 9 Ч, если на этапегрубой оценки переполнился счетчик 2-(Н 1).Указанное позволяет на настоящем этапеиспольэовать регистр 1, элементы группы 3,4 и счетчики группы 2 для корреляционногоанализа, уже ни во всем диапазоне допустимых задержек, а только в окружности ранеегрубо вычисленного положения ЦВКП. Припереполнении одного и счетчиков группы 2прерывается ведущийся счетчиками счет. атакже устанавливается в нулевое состояниетриггер 8 (фиг.2 д). Последнее приводит кпоявлению с задержкой во времени отпирающего высокого логического уровня (фиг.2 е)на разрешающем входе ключа 15, которыйпередает на выход устройства компонентуп 2-1 кода задержки,На этапе грубой оценки вычисляется положение ЦВКП в диапазоне от 0 до (М) ТьНа следующем этапе с более высоким разрешением. анализ проводят в диапазоне отп 1-1)Т 1 - Т 12) до п 1-1)Т 1+ Т 1 д), причем п 1= ТЯ. Несложно видеть, что ширина диапазона составляет Ть т,е. дискрет грубойоценки равный Т 1 разбивается на ряд интервалов шириной в Тг. В свою очередь, синтезированная из регистров группы 9 линиязадержки должна обеспечить задержку сигТ 1нала Х на время п 1 - 1)Т 1-Тг). ДляТгобеспечения поставленного условия реТ 1гистр 9-1 должен содержать - 1 разря 2 Т 2дов, а каждый из регистров 9-2 - 9-(К) поТ 1/Т 2 разрядов. Число разрядов регистра 1,необходимое для перекрытия диапазонаТ 1шириной в Т 1:оставляет К = - 1. КромеТ 2тогд необходимым требованием являетсяподключение к информационным входаммультиплексора 10 обязательно предпоследних (по направлению сдвига) разрядоврегистров группы 9, последние разрядныевыходы которых подключаются к информационным входам следующих в цепочке регистров.Искомое время задержки т вычисляют по формулет = (и 1-1)Т 1 -- + (пг)Тгэ Т 1где пг - номер переполнившегося канала наэтапе точной оценки, Код величины п 2-1 устанавливается на многоразрядном выходеустройства (фиг,2 ж) по окончании второгоэтапа анализа. Что же касается кода величины п 1-1, то он формируется блоком 6 поФормула изобретения Корреляционное устройство, содержащее регистр сдвига, группу счетчиков, группу элементов И, группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент НЕ, группу регистров сдвига, элемент ИЛИ, синхронизатор, элемент И и блок формирования кода задержки, первые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы соединены с выходом элемента НЕ, вход которого является первым информационным входом устройства, вторые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы соединены с соответствующими разрядными выходами регистра сдвига, первый вход элемента ИЛИ соединен с обнуляющим входом блока формирования кода задержки и является обнуляющим входом устройства, выходы 40 45 50 55 окончании первого этапа анализа и в течение всего второго этапа хранится в его памяти с выводом на адресную шинумультиплексера 10. Для запоминания указанных кодов - составляющих кода т - могут быть использованы буферные регистры,подключенные к адресной и выходной шинам устройства, Запись информации можетосуществляться, например, по строб-импульсу с выхода элемента И 13 в регистр,подключенный к адресной шине и с выхода2 блока 6 в регистр. подключенный к выходной шине устройства,Элемент 14 задержки необходим длясдвига момента отпирания ключа 15 на время, в течение которого блок 6 осуществляетпоиск переполнившегося канала. Следовательно, вносимая элементом 14 задержказависит от быстродействия блока 6 и можетбыть задана как сзМ т(Т - период следования тактовых импульсов внутреннего тактового генератора блока 6),В качестве многоразрядного ключа 15могут быть использованы либо. многоканальные коммутаторы типа 176 КТ 1 и 561КТЗ, либо группа элементов 2 И, одни входыкоторых объединены и составляют вход разрешения ключа, а другие входы служат информационными входами,Технико-экономическая эффективностьустройства по сравнению с прототипом состоит в снижении аппаратурного объема засчет исключения из его состава одного издвух многоканальных блоков корреляции,являющихся наиболее емкими узлами устройства (в устройстве-прототипе, исключенный блок показан как блок 10). элементов И группы соединены со счетными входами соответствующих счетчиков группы, выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы соединены с первыми входами элементов И группы, вторые входы которых соединены с выходом синхронизатора, вход запуска которого является выходом запуска устройства, тактовые входы регистров сдвига группы объединены и подключены к первому тактовому входу устройства, о т л и ч аю щ е е с я тем, что, с целью упрощения, в него введены мультиплексор, коммутатор, триггер, элемент задержки и ключ, выход которого является информационным выходом устройства, вторым информационным входом которого является информационный вход первого регистра сдвига группы, (И)- й разрядный выход )-го регистра сдвига группы соединен с одноименным информационным входом мультиплексора ( = 1,Й; Й - число каналов мультиплексора), выход )-го регистра сдвига группы= 1,М) соединен с информационным входом +1)-го регистра сдвига группы, нулевой информационный вход мультиплексора соединен с входом опорного сигнала устройства. выход мультиплексора соединен с информационным входом регистра сдвига, тактовый вход которого соединен с выходом коммутатора, первый и второй информационные входы которого являются соответственно первым и вторым тактовыми входами устройства, управляющий вход коммутатора обьединен с первым входом элемента И и подключен к прямому выходу триггера, тактовый вход которого объединен с входом останова синхронизатора и подключен к выходу начала работы блока формирования кода задержки, выход окончания работы которого соединен с вторым входом элемента И, выход которого соединен с вторым входом элемента И, выход которого соединен с вторым входом элемента ИЛИ, инверсный выход триггера через элемент задержки соединен с управляющим входом ключа, информационный вход которого обьединен с адресным входом мультиплексора и подключен к информационному выходу блока формирования кода задержки, информационные входы которого соединен с выхорами переполнения соответствующих счетчиков группы, обнуляющие входы регистра сдвига и триггера подключены к обнуляющему входу устройства, выход элемента ИЛИ соединен с обнуляющими входами счетчиков группы.1815652 Составитель Г, АванесянТехред М.Моргентал рректор М. Максимиаи Редакто Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 10 каз 1637 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СС 113035, Москва, Ж. Рауаская наб., 4/5