Устройство для вычисления элементарных функций
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
8, После чего на выходе умножителя 6 имеем: 0110 х 1010 = 00111100, старшие четыре разряда на первом сумматоре 7(1) складываются со значением мантиссы числа и получаем: 0011 + 0110 = 1001, Этот кодзаписывается в регистр 8, На выходе умно- жителя 6 имеем: 1001 х 0111 -- 00111111, на выходе сумматора 7(1): 0011 + 0110 " 1001, это значение записывается в регистр 8, Итак на выходе мантиссы устройствз 13 имеем д = 1001, на знаковом. выходе 14 имеем Й = О. Результат операции д = /ЮГ 16 = 0,1001,Рассмотрим операцию д = - , определяУемую кодом режима 0100 (табл.1) при следующих исходных данных: г = 0,0100, у =0,1100. Для этого на вход 17 поступает код 10 15 мантиссы числа г = 0100, на вход 12 поступает.код мантиссы числа у = 1100, на вход 20 поступает значение знакового разряда г= 20= О, на вход 15 поступает значение знакового разряда у = О, В соответствии с таблицей1 на входы 1, 3, 16, 19 код х 1 х 2 хЗ х 4 = 0100соответственно. При этом открыты первый канал мультиплексора 4(3), второй канал мультиплексора 4(4), первый канал мультиплексора 4(1), т.к. на его адресном входе находится код 00, снимаемый с элементов "И" 11(2), 11(3), На выходе элемента "И" 11(1) - ",0" (при этом открыт второй канал мульти- ЗО плексора 4(2), на выходе преобразователя прямого кода в дополнительнь 1 й 5(1); 0100, который через мультиплексор 4(2) поступает. на вход второго канала мультиплексора 4(4), на выходе мультиплексора 4(1) имеем код: 35 0110, котырый на сумматоре 7(1) складывается со значением старших разрядов выхо- да умножителя 6, Т,к, на выходе умножителя 6 находится код нуля, то на вйходе сумматора 7(1) имеем: 0000 + 0100 = 0100. Следо вательно, по окончанию переходных процессов формирователь импульса 9 вырабатывает сигнал и значение кода 0100 записывается в регистр 8, На выходе умножйтеля 6 имеем, 0100 х 0100 = 45 00010000, на выходе сумматора 7(1) получаем 0001+ 0100 = 0101, Этот код записывается в регистр 8, На выходе умножителя 6 имеем; 0101 х 0100=00010100. Итерационные процессы закончены, т,к. код 0101 на выходе регистра 8 не вызывает изменения кодов на выходах умножителя 6 и сумматора 7(1). Следовательно, найден результат. На выходе элемента ИЛИ 10 находится значение знакового разряда результата о = О. На вы ходе регистра 8 код мантиссы б = 0101.Рассмотрим операцию б = - , определяУемую кодом режима: 0101 (табл.1) при следующих исходных данных; г = 1.1100, у = 1.0100; Следовательно, на входе 17 находится код г = 1100, на входе 20 г . -- 1, на входе 12 код у = 0100, на в ходе 15 у -- 1,В соответствии с таблицей 1 на входы 1, 3, 16, 19 поступает код х 1 х 2 хЗ х 4 = 0101 соответственно. При этом открыты первый канал мультиплексора 4(3), второй канал мультиплексора 4(4), четвертый канал мультиплексора 4(1), т.к, на его адресном входе находится код 11, снимаемый с выхода элементов И 11(2)11(З), на выходе элемента И 11(1). - "0", на выходе преобразователя прямого кода в дополнительный 5(1) код: 1100, который через второй канал мультиплексора 4(2) поступает на вход второго канала мультиплексора 4(4), на выходе преобразователя прямого кода в дополнительный 5(3) имеем код: 0100, который через четвертый канал мультиплексора 4(1) поступает на второй вход сумматора 7(1), Следовательно, на этом входе имеем значение функции 1 = 1- г в соответствии с таблицей 2 исходя из значений знаковых разрядов у = г = 1, На выходе регистра 8 код нуля, следовательно, на выходе умножителя 6 ноль, на выходе сумматора 7(1) имеем: 0000+ 0100 = 0100, По окончанию переходных. процессов формирователь импульса 9 вырабатывает сигнал и значение кода 0100 записывается в регистр 8. На выходе умножителя 6 получаем; 0100 х 1100 = 00110000, на выходе сумматора 7(1): 0011 + 0100 = 0111, формирователь импульса 9 записывает код; 0111 в регистр 8, На выходе умножителя 6 имеем; 0111 х 1100 = 01010100, на выходе сумматора 7(1): 0101 + 0100 = 1001. Формирователь импульса 9 записывает код 1001 в регистр 8. На выходе умножителя 6: 1001 х 1100 = 01101100, на выходе сумматора 7(1): 0110+ 0100 = 1010. Формирователь импульса 9 записывает код 1010 в регистр 8. На выходе умножителя 6: 1010 х 1100 = 01111000, на выходе сумматора 7(1): 0111 + 0100 = 1011, Формирователь импульса 9 записывает код 1011 в регистр 8. На выходе умножителя 6; 1011 х 1100 = =10000100, на выходе сумматора 7(1); 1000+ + 0100 = 1100, Формирователь импульса 9 записывает код 1100 в регистр 8, На выходе умножителя 6: 1100 х 1100 = 10010000. на выходе сумматора 7(1): 1001 + 0100 = 1101, Формирователь импульса 9 записывает код 1101 в регистр 8, На выходе умножителя 6: 1101.х 1100 = 10011100, На выходе сумматора 7(1): 1001 + 0100 = 1101. Итерационные процессы закончены. т,к. код: 1101 на выходе регистра 8 не вызывает изменения кодов, на выходах умножителя 6 и сумматора 7(1). Следовательно, найден результат, На выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 18 находится "0", на выходе знакового разряда1809439 5 10 20 30 35 40 45 50 регистра 8 - "0", следовательно, на выходеэлемента ИЛИ 10 имеем значение знаковогоразряда о = О, а на выходе регистра 8 имеемзначение мантиссы результата б - 1101.Рассмотрим операцию 6= А (1 - б)+ г,определяемую кодом режима: 1000 (табл.1)при следующих исходных данных А - 1010,к = 0,1100, На вход 2 подали код мантиссычисла А - 1010, на вход 17 поступает кодмантиссы числа л" 1100 на вход 20 значениек = О. В соответствии с таблицей 1 на входы1; Э, 16, 19 поступает код х 1 х 2 х 3 х 4 = 1000соответственно. При этом открыты второйканал 4(3), первый канал мультиплексора4(4), первый канал мультиплексора 4(1), т.к.на его адресном входе находится код 00,снимаемый с выхода элементов И 11(2),11(3). На выходе регистра 8 код нуля, следо вательно, на выходе умножителя 6 код нуля,на выходе сумматора 7(1) имеем: 0000+ 1100= 1100. Формирователь импульса 9 записывает код 1100 в регистр 8. Поэтому на выходе преобразователя прямого кода в, дополнительный 5(4) имеем: 0100, на выходе умножителя 6: 1010 х 0100 = 00101000. Навыходе сумматора 7(1); 0010 + 1100 = 1110.Формирователь импульса 9 записывает код1110 в регистр 8, На выходе прямого кода вдополнительный 5(4); 0010, на выходе умно.жителя 6: 1010 х 0010 = 00010100, на выходесумматора 7(1): 0001+ 1100 = 1101, Формирователь импульса 9 записывает код 1101 врегистр 8, На выходе преобразователя прямого кода в дополнительный 5(4); 0011, навыходе умножителя 6: 1010 х 0011 = 00011110,на выходе сумматора 7(1): 0001 + 1100-1101. Итерационные процессы закончены,т.к код 1101 на выходе регистра 8 не вызывает изменения кодов на выходах умножителя 6 и сумматора 7(1). Следовательно,.". найден результат. На выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 18 - "0" на выходе элемента ИЛИ 10 - "0", следовательно, 3 = О, ана выходе регистра 8 имеем значение мантиссы результата б = 1101,Ф ормул а и з обретен и я Устройство для. вычисления элементарных функций, содержащее первый и второй коммутаторы, с первого по третий блоки преобразования прямого кода в дополнительный, умножитель, первый и второй сумматоры, формирователь импульсов, регистр, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, первый и второй входы которого соединены с соответствующими управляющими входами первого коммутатора, выход которого соединен с входом первого слагаемого , первого сумматора, выход которого соединен с информационным входом регистра и входом формирователя импульса, выход которого соединен с входом записи регистра, выход которого соединен с выходом мантиссы устройства, вход мантиссы первого аргумента которого соединен с первым информационным входом второго коммутатора и через первый блок преобразования прямого кода в дополнительный с вторым информационным входом второго коммутатора, вход мантиссы второго аргумента устройства соединен с входом первого слагаемого второго сумматора, входом второго преобразователя прямого кода в до полнительный и первым информационным входом первого коммутатора, выход второго сумматора соединен через третий преобразователь прямого кода в дополнительный с вторым информационным входом первого коммутатора, третий информационный вход которого соединен с выходом второго сумматора, вход второго слагаемого которого соединен с входом мантиссы первого аргумента устройства, четвертый информационный вход первого коммутатора соединен с выходом второго преобразователя прямого кода в дополнительный, выход умножителя соединен с входом второго слагаемого первого сумматора; о т, л и ч а ю ще е с я тем, что, с целью расширения функциональных возможностей за счет дополнительного вычиоления линейных функций и корня квадратного из линейных функций, в него введены третий и четвертый коммутаторы, четвертый преобразователь прямого кода в дополнительный, три элемента И и элемент ИЛИ, причем входы первого и второго сомножителей умножителя соединены с выходами соответственно третьего и четвертого коммутаторов, управляющие входы которых соединены с входами соответственно первого и второго разрядов кода режима устройства. выход мантиссы регистра соединен с первым информационным входом третьего коммутатора и через четвертый преобразователь прямого кода в дополнительный с первым информационным входом четвертого коммутатора, второй информационный вход которого соединен с выходом второго коммутатора,второй информационный вход третьего коммутатора соединен с входом коэффициента, вход знака первого аргумента которого соединен с первыми входами первого и второго элементов И, выходы которых соединены соответственнО с управляющим входом второго коммутатора и первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ. второй вход которого соединен с выходом третьего элемента И, первый вход которого соединен с7 1809439 8входом знака второго аргумента устройст- режима, выход элемента ИСКЛЮЧАЮЩЕЕ ва, вход четвертого разряда режима соеди- ИЛИ и выход знакового разряда регистра нен с вторыми входами второго и.третьего соединены соответственно с первым и втоэлементов И, второй вход первого элемента рым входами элемента ИЛИ, выход которо- И соединен с входом третьего разряда кода 5 го соединен с выходом знака устройства.Таблица 1лица 21809439 Составитель А, ПритакаТехред М.Моргентал Корректор Н. Гуньк Редакто роизводственно-издательский комбинат "Патент", г.Ужгород. ул.Гагарина, 10 Заказ 1286 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., 4/5
СмотретьЗаявка
4836145, 16.04.1990
ИНСТИТУТ ПРОБЛЕМ МОДЕЛИРОВАНИЯ В ЭНЕРГЕТИКЕ АН УССР
ПЛЮЩ ЮРИЙ АЛЕКСЕЕВИЧ, ПРИТАКА АЛЕКСАНДР ИВАНОВИЧ, ДОДОНОВА ЕЛЕНА АЛЕКСАНДРОВНА, СТЕКАНОВ АНАТОЛИЙ ПЕТРОВИЧ, ЖУКОВ ИГОРЬ АНАТОЛЬЕВИЧ
МПК / Метки
МПК: G06F 7/544
Метки: вычисления, функций, элементарных
Опубликовано: 15.04.1993
Код ссылки
<a href="https://patents.su/5-1809439-ustrojjstvo-dlya-vychisleniya-ehlementarnykh-funkcijj.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для вычисления элементарных функций</a>
Предыдущий патент: Устройство для деления
Следующий патент: Устройство для сравнения нечетких величин
Случайный патент: 154153