Коррелятор

. Бюл. йстайкоТимченко ство СССР /336, 1986,носится к цифровой й технике и предназрного определения в ремени корреляционных процессов. Цель рение частотного диамых сигналов и упрооррелятор содержит ды 1 и 2, первый и втоС УДАР СТ В Е ННЫ Й КОМИТЕ Т ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯИ ГКНТ СССР(21) 4625869 (22) 26.12.88 (46) 15.01.92 (72) О.Р.При бало (53) 681.3(0 (56) Авторс М 1339584, (54) КОРРЕ 57) Изобр злектроизм начено для масштабе рных функц изобретени пазона обр щение уст информаци 88.8)кое свидеткл. 006 ГЛЯТОРетение отерительноаппаратуеального вий случайя - расшиабатываер.ойств, Конные вхо рой дельта-модуляторы 3 и 4, Первый 5 и второй 6 регистры сдвига, первый 7 и второй 8 коммутаторы, первый 9 и второй 10 блоки знаковых умножителей, первый 11 и второй 12 распределители импульсов, первый 13 и второй 14 блоки накопителей, блок 15 синх ронизации, первый 16 и второй 17 блои регистров памяти, первую 18 и вторую 19 группы выходов коррелятора. В изобретении реализуется новая характеристика стохастической связи сигналов, которая также может использоваться традиционно, например для вычисления кросспектра, получения передаточных характеристик систем и т.п. Благодаря высокой точности при значительной простоте ее целесообразно исппльзовать вместо знаковой импульсно-кодовой модуляции, 2 э.п. ф-лы, 3 ил., 3 табл,(3) Изобретение относится к цифровойэлектроизмерительной технике и предназначено для аппаратурного определения вмасштабе реального времени корреляционных функций случайных процессов,Цель изобретения - расширение частотного диапазона обрабатываемых сигналов иупрощение устройства.На фиг.1 изображена структурная схемакоррелятора; на фиг,2 - схема блока знаковых умножителей; на фиг,3 - схема блоканакопителей,Коррелятор содержит первый 1 и второй2 информационные входы, первый 3 и второй 4 знаковые дельта-модуляторы, первый5 и второй 6 регистры сдвига. первый 7 ивторой 8 коммутаторы, первый 9 и второй 10блоки знаковых умножителей, первый 11 ивторой 12 распределители импульсов, первый 13 и второй 14 блоки накопителей, блок15 синхронизации, первый 16 и второй 17блоки регистров памяти, первую 18 и вторую 19 группы выходов коррелятора,Блок знаковых умножителей 9 (10) состоит из четырех элементов И 20-23 и двухэлементов ИЛИ 24 и 25.Блок накопителей 13 (14) выполнен нареверсивных счетчиках 26,В корреляторе реализуется новая характеристика стохастической связи сигналов, которая может быть использована итрадиционно. Благодаря высокой точностипри значительной простоте ее целесообразно использовать вместо знаковой импульсно-кодовой модуляции.Реализуется следующий алгоритм вычисления кросскорреляционной функции кдвух входных сигналов х(т) и у(1):Ь-гпк(е) =Х ФФв(1)1для положительных сдвигов тк 0,1. Р), и, , дХ) дУ. (2)для отрицательн х сдвигв вфР),В (1) и (2) (бф) и (бк(") /с 11 Р(-1,0,1)являются знаковыми дельта-кодовыми последовательностями входных сигналов х(1) иу(1) и формируются по правилу:.дискретизации входных сигналов соответ 1 х), 1 у) - отсчеты входных сигналов, Алгоритм (3) предусматривает запоминание текущих отсчетов входных сигналов на время Т = 1/Т, формирование раэност.ных сигналов 1 х = х.х- и у = у-у, их сравнение с соответствующими порогами к и - с, определяющими разрешающую способность метода.Коды (б ) несут информацию о знаке разности между текущими и задержанными отсчетами входных сигналов и позволяют выявить характер изменения последних, Появление положительной единицы в знаковой дельта-кодовой последовательности свидетельствует о росте входного сигнала; отрицательной - о спаде входного сигнала; нуля - о постоянстве входного сигнала в пределах выбранного разностного окна 1 - Е, е ) Таким образом, знаковые дельта- модулированные сигналы не несут какой- либо количественной информации о величине входного сигнала, а указывают лишь на его характер изменения (поведение). Поэтому согласно теории информации частота следования знаковых дельта-модулированных сигналов может быть равна частоте Найквиста.Перемножение знаковых дельта-кодов осуществляется в соответствии с табл,1.Таким образом, в алгоритмах (1) и (2) оперируют знаками приростов, а не отсчетами входных сигналов, что имело место в корреляторах с импульсно-кодовой модуляцией, или взаимосвязанными шагами квантования как при линейной дельта-модуляции.Приведенный алгоритм реализуется в предлагаемом устройстве следующим образом.Входные сигналы х и у(т) с входов 1 и 2 коррелятора поступают на информационные входы первого 3 и второго 4 дельта-модуляторов, С помощью тактовых импульсов, поступающих с первого выхода блока 15 синхронизации, в модуляторах 3 и 4 осуществляется преобразование аналоговых сигналов в знаковые цельта-кодовые последовательности (г ), (бУ) согласно алгоритму(3). При этом троичные дельта-кодовые символы б преобразуются в двухраэрядные двоичные кодовые слова в соответствии с табл.2.Знаковые дельта-кодовые последовательности (В(" с выхода первого дельта-модулятора 3 поступают на информационный вход первого регистра 5 сдвига, второй вход второго блока 10 знаковых умножителей ичерез первый коммутатор 7 на первый входпервого блока 9 знаковых умножителей.Дельта-кодовые последовательности (В ")с выхода второго дельта-модулятора 4 поступают на информационный вход второгорегистра 6 сдвига и второй вход первогоблока 9, знаковых умножителей. Под действием переднего фронта каждого импульса,поступающего с первого выхода блока 15синхронизации, в регистрах 5 и 6 сдвигаосуществляется сдвиг двухразрядных двоичных последовательностей. Число выходов(разрядность) блоков 5 и 6 равно числу сдвигов корреляционной функции одной полярности Р. Сигналы с выходов первого 5 ивторого 6 регистров сдвига через первый 7и второй 8 коммутаторы поступают на первые входы первого 9 и второго 10 блоковзнаковых умножителей.Блоки 9 и 10 знаковых умножителей осуществляют поразрядные перемножениядельта-кодовых сигналов, присутствующихна их входах.Работе блоков 9 и 10 соответствуеттабл.З.Сигналы с выходов блоков 9 и 10 знаковых умножителей в виде параллельныхдвухразрядных кодов (см. табл.З) через распределители 11 и 12 импульсов, работающие по сигналам с вторых выходов блока 15синхронизации, синхронно с коммутаторами 7 и 8 поступают на входы блоков 13 и 14накопителей. Блоки 13 и 14 накопителей,реализованные на реверсивных счетчиках26 (фиг,З), осуществляют накопление результатов перемножения (производят реверсивный счет соответствующих импульсов).В конце интервала реализации 0 пофронту сигнала, поступающего с третьеговыхода блока 15 синхронизации, происходит запись значений корреляционной функции с выходов блоков 13 и 14 в блоки 16 и17 регистров памяти, что необходимо дляоперативного хранения данных. На выходахпервого 16 и второго 17 блоков регистровпамяти; являющихся первой 18 и второй 19группой выходов коррелятора, формируетсязначение корреляционной функции для положительных и отрицательных сдвигов соответственно, Работа устройства напоследующих интервалах происходит анаЛОГИЧНО,Формула изобретения1. Коррелятор, содержащий два дельтамодулятора, два регистра сдвига, два коммутатора. два распределителя импульсов,два блока накопителей, блок синхронизации, два блока регистров памяти, информационные входы дельта-модулятораявляются соответствующими информацион 5 10 15 20 25 30 35 40 45 50 55 ными входами коррелятора, выходы дельта- кодовой последовательности первого и второго дельта-модуляторов соединены с информационными входами одноименных регистров сдвига соответственно, тактовые входы которых соединены с тактовыми входами обоих дельта-модуляторов и подключены к первому выходу блока синхронизации, второй выход которого подключен к тактовым входам обоих распределителей импульсов и управляющим входам обоих коммутаторов. группы выходов первого и второго распределителей импульсов подключены к соответствующим группам входов первого и второго блоков накопителей соответственно, группа выходов первого регистра сдвига соединена с группой соответствующих информационных входов первого коммутатора, информационный вход первого коммутатора соединен с выходом дельта-кодовой последовательности первого дельта-модулятора, выходы второгб регистра сдвига соединены с соответствующими информационными входами второго коммутатора, выходы первого и второго блоков накопителей соединены с соответствующими информационными входами первого и второго блоков регистров памяти соответственно, тактовые входы которых объединены и подключены к третьему выходу блока синхронизации, о т л и ч а ющ и й с я тем, что, с целью расширения частотного диапазона обрабатываемых сигналов и упрощения устройства, в него введены два блока знаковых умножителей. причем первые входы первого и второго блоков знаковых умножителей соединены соответственно с выходами первого и второго коммутаторов, выходы дельта-кодовой последовательности первого и второго дельта-модуляторов соединены с вторыми входами второго и первого блоков знаковых умножителей соответственно, выходы котсрых подключены к информационным входам второго и первого распределителей импульсов соответственно, выходы первого блока регистров памяти являются группой выходов для положительных сдвигов коррелятора, выходы второго блока регистров памяти являются группой выходов для отрицательных сдвигов коррелятора, а дельта-модуляторы выполнены знаковыми,2, Коррелятор по п.1, о т л и ч а ю щ и йс я тем, что блок знаковых умножителей содержит четыре элемента И и два элемента ИЛИ, причем выходы первого и второго элементов ИЛИ образуют выходы блока, первые входы первого и второго элементов И подключены к старшему разряду первого входа блока, первые входы третьего и чет1705835 Таблица 1 абл аб вертого элементов И подключены к младшему разряду первого входа блока. вторые входы первого и четвертого элементов И подключены к старшему разряду второго входа блока, вторые входы второго и третьего элементов И - к младшему разряду второго входа блока, выходы первого и третьего элементов И соединены соответственно с первым и вторым входами первого элемента ИЛИ, выходы второго и четвертого элемента И соединены соответственно с входами второго элемента ИЛИ,3. Коррелятор по п.1, о т л и ч а ю щ и й с ятем, что первый и второй блоки накопителей 5 содержат группу реверсивных счетчиков, выходы которых являются группой выходов блоков накопителей, входы сложения и вычитания реверсивных счетчиков группы являются соответствующими входами группы 10 блоков накопителей.