Устройство для определения параметров импульсных сигналов

ОПИСАНИЕ ИЗОБРЕТК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 24 Бюл. ский этротехничес А.А. Харлашк обработки данВМ.-Вычисл,техация, 923, 1981,Я. Микропроцеснергоиздат,ЕДЕЛЕНИЯ ПАРАЛОВ тся к област и может быть оитроля и ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56) Система сбораных для управляющейника. Экспресс-инфорреф, 126, с 18 - 3Соботка 3., Старьсорные системы. М.:1981, с. 280 - 290,(54) УСТРОЙСТВО ДЛЯ ОПР МЕТРОВ ИМПУЛЬСНЫХ СИГН (57) Изобретение относ вычислительной техники использовано в система испытаний. Цель изобретения - повышение быстродействия и уменьшение объема памяти. Цель достигается заменойпрограммного формирования адреса выборки следующего значения аппаратурным с помощью счетчика. Кроме того,быстродействие повышается за счетпараллельности процессов обработкипараметров и формирования адреса.Устройство содержит блок 1 обработки,постоянный запоминающий блок 2, оперативный запоминающий блок 3, блок4 индикации, блок 5 приоритетногопрерывания, генератор б тактовых импульсов, шину адреса, шину 8 данных,регистр 9 состояний, элементы ИЛИ 10,11, аналого-цифровой преобразователь12, счетчик 13 адреса, триггер 14,вход 15 выбора подпрограммы устройстИзобретение относится к вычислительной технике и может быть использовано в системах контроля и испыта-.ний конструкций на удельные нагрузкии вибрацию, а также для научных ис-.следований.Цель изобретения - повышение быстродействия устройства и уменьшениетребуемого объема постоянной памяти,.На фиг. 1 представлена схема предлагаемого устройства; на фиг. 2граф-схема алгоритма определения амплитуды импульснОго сигнала нафиг. 3 - граф-схема алгоритма определения длительности импульса на уровне 0,1 максимального значения.Устройство содержит блок 1 обработки, выполненный на микропроцессоре, постоянный запоминающий блок 2,оперативный запоминающий блок 3,блок 4 индикации, блок 5 приоритетного прерывания, генератор 6 тактовыхимпульсов, шину 7 адреса, шину 8 данных, регистр 9 состояний, элементыИЛИ 10 и 11, аналого-цифровой преобразователь 12, счетчик 13 адреса,триггер 14 и вход 15 выбора подпрограммыработы устройства.На фиг. 2 и 3 приняты следующиеобозначения: С д - длительность импульсного воздействия на уровне 0,1амплитуды; Б - амплитуда импульсного воздействия; А - накопительныйрегистр блока 1; В,С,Р,Е,Н,1, - регистры общего назначения блока 1; ВС,РЕ,НЬ - сдвоенные регистры общего назначения блока 1; ОЗБ - оперативный запоминающий блок; М - ячейка памяти, адрескоторой указывает регистр НЬ,Устройство может быть выполненона однокристальном микропроцессореК 580 ИК 80 и схеме приоритетного прерывания К 589 ИК 14. Устройство работает в режимах регистрации и обработки.В режиме регистрации пусковой импульс поступает на вход триггера 14 и устанавливает его в нулевое состояние, сигнал с нулевого выхода триггера 14 поступает на вход захвата и устаноцочный вход блока 1 и переводит его адресные и информационные выходы в состояние с высоким выходным сопротивлением, а также устанавливает счетчик команд (не показан) блока 1 в нулевое состояние. Кроме того, указанный сигнал поступает через элемент ИЛИ 10 на вход выборки0 ющем блоке 2 начиная с нулевого адреса располагается программа. определения максимума импульсного сигнала, КОды команд или констант поступают с. выходов блока 2 через шину 8 данныхна информационные входы блока 1. Обращение к оперативному запоминающему блоку Э происходит как к внешнему устройству, при этом сигнал ввода оперативного запоминающего блока 3.Сигнал с единичного выхода триггера14 снимает запрет на работу аналогоцифрового преобразователя 12, и с его информационных. выходов код поступает на шину 8 данных и далее на информационные входы оперативного запоминающего блока 3. Импульс синхрониза.ции с выхода аналого-циФрового преобразователя 12 стробирует запись информации в оперативное запоминающееустройство 3 по адресу, указанномусчетчиком 13 адреса, переклкчениекоторого происходит по спаду этогоимпульса синхронизации, поступающего через элемент ИЛИ 11 на счетный вход счетчика 13 адреса, При записи во все ячейки оперативного запоминающего блока 3 происходит переполнение счетчика 13 адреса, импульс с выхода переноса которого устанавливает триггер 14 в единичное состояние, запрещая тем самым работу аналого-цифроваго преобразователя 12, снимает сиг.25 нал с входа захвата и установочноговхода блока 1 и через элемент ИЛИ 10снимает сигнал с входа выборки оперативного запоминающего блока 3. Крометого, импульс переполнения счетчикаЗо 13 адреса поступает и на вход синхронизации блока 5 приоритетного прерывания однако прерывания не происходит, так как блок 1 по выходу разрешения прерывания запрещает выборку блока 5 приоритетного прерывания.На этом режим регистрации заканчивается и начинается обработка,В режиме обработки блок 1 под управлением генератора б тактовых импульсов выдает в начале каждого ма 4 Эшинного цикла на шину 8 данных кодсостояния, который фиксируется в регистре 9 состояний по входу выборкис помощью генератора б тактовых импульсов, В начале обработки блок 1Явыдает на адресные входы постоянногозапоминающего блока 2 нулевой адрес,так как в режиме регистрации счетчиккоманд блока 1 был установлен в нуле"все состояние, В постоянном запомина 124122формирует регистр 9 состояний. Этотсигнал поступает через элемент ИЛИ 10на вход выборки оперативного запоминающего блока 3 и через элемент ИЛИ 11на счетный вход счетчика 13 адреса,который переключается по спаду этогоимпульса и выбирает следующий адресоперативного запоминающего блока 3,После обработки всего массива данныхснова происходит переполнение счетчика 13 адреса, с выхода переполнениякоторого сигнал, поступая на синхронизирующий вход блока 5 приоритетного прерывания, вызывает прерываниевыполнения программы, так как сигналразрешения прерывания с выхода блока1 поступает на вход выборки блока 5приоритетного прерывания. С помощьюпрерывания происходит переход от одной подпрограммы циклической обработки данных к другой или сразу к подпрограмме вывода результата на блок4 индикации, Переходами управляетоператор, подавая на вход 15 блока5 напряжение логической единицы илилогического нуля, Блок 5 приоритетного прерывания формирует вектор прерывания, т.е. определяет адрес прерывающей подпрограммы,Таким образом, исключаются команды подсчета и анализа числа цикловадресации ячеек оперативного запоминающего блока, т.е. сокращается время цикла обработки ячейки оперативного запоминающего блока, так как алгоритмы обработки данных сравнительнопросты, исключение операций по адресной обработке позволяет сократитьобъем постоянного запоминающего бло.ка и увеличить быстродействие почтивдвое при обработке больших массивовданных,В силу того, что граф-схемы(фиг. 2 и 3) не содержат выходов изциклов, переход от одной подпрограммык другой происходит с помощью прерывания после обработки всего массива данных.Скорость регистрации зависит только от оперативного запоминающего блока, так как используется канал прямого доступа к памяти. Функциональныевозможности устройстВа могут бытьрасширены путем соответствующего изменения содержимого постоянного запоминающего блока, т.е. могут определяться длительности фронтов и площади .импульса на различных уровнях отмаксимума. Формула изобретения Устройство для определения параметров импульсных сигналов, содержа 5 щее блок обработки, выполненный намикропроцессоре, постоянный запоминающий блок, блок приоритетного прерывания, регистр состояний, генератортактовых импульсов и оперативный за поминающий блок, информационные входы-выходы которого соединены черезшину данных с информационными входами-выходами блока обработки, с информационными выходами постоянного за поминающего блока и блока приоритетного прерывания и с информационнымвходом регистра состояний, адресныевыходы блока обработки соединены соответственно с адресными входами пос тоянного запоминающего блока, вьжодзапроса прерываний блока приоритетного прерывания соединен с входомзапроса прерываний блока обработки,вход выборки постоянного запоминающе го блока соединен с первым выходомрегистра состояний, тактовый входблока обработки соединен с первым выходом генератора тактовых импульсов,второй выход которого соединен с синхронизирующим входом регистра состоя.ний, выход разрешения прерывания бло.ка обработки соединен с входом выборки блока приоритетного прерывания,о т л и ч а ю щ е е с я тем, что, сцелью повышения быстродействия устройства, в него введены два элементаИЛИ, счетчик адреса, триггер, блокиндикации и аналого-цифровой преобра.зователь, информационный вход которо го вле инфорационым вдомустройства, информационные выходыаналого-цифрового преобразователя соединены через шину данных с информационными входами блока индикации и с 45информационными входами-выходами блока обработки и оперативного запоминающего блока, вход разрешения аналогоцифрового преобразователя соединенс единичным выходом триггера, а выходготовности подключен к входу записиоперативного запоминающего блока и кпервому входу первого элемента ИЛИ,нулевой выход триггера соединен спервым входом второго элемента ИЛИ,с входом захвата и с установочным 55 входом блока обработки, нулевой входтриггера является входом пуска устройства, адресные входы оперативногозапоминающего блока соединены соот1241225 Составитель А, ЖерновРедактор А. Огар Техред Н.Бонкало Корректор Т. Колб аказ 3489/43 Тираж ВНИИПИ Государствен по делам изобрет 113035, Москва, Ж, 671 Подписноеого комитета СССРний и открытийаушская наб., д.,4/5 Производственно-полиграфическое предприятие, г, Ужгород, ул, Проектная, 4 ветственно с выходами разрядов счетчика адреса, выход переноса которогосоединен с синхронизирующим входомблока приоритетного прерывания и с.единичным входом триггера, выход вто=рого элемента ИЛИ соединен с входомвыборки оперативного запоминающегоблока, выход первого элемента ИЛИсоединен со счетным входом счетчика адреса второи выход регистра состоя ний подключен к входу выборки блока индикации, а третий выход регистрасостояний соединей с вторыми входамипервого и второго элементов ИЛИ, вход сигнала прерывания блока приоритетного прерывания является входом выбора подпрограммы работы устройст О ва.