Преобразователь отношения двух напряжений в код

(54) ПРЕОБРАЗОВАДВУХ НАПРЯЖЕНИЙ Ь ОТНОШЕНИЯ О г ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(56) Авторское свидетельЬЬ 1285392, кл. 6 01 й 19Смолов В,Б. Функцизователи информации. 12-24,(57) Изобретение относится к цифровой измерительной технике и может быть использовано в системах, в которых регулирующим параметром является отношение разности сигналов к их сумме. Цель изобретения - расширение области применения. путем преобразования отношения дифференциальной составляющей двух напряжений к их сумме. Устройство содержит первый и второй управляемые аттенюаторы 1 и 2, компаратор 3, блок выработки кода, выполненный на блоке 4 управления, коммутаторе 5, тактовом генераторе 6 и коммутаторе 7, 1 з,п. ф-лы, 5 ил.Изобретение относится к цифровой измерительной технике и может быть использовано в системах эвтоматического регулирования, в которых регулирующим параметром является отношение разности сигналов к их сумме,Цель изобретения - расширение области применения путем преобразования отношения дифференциальной составляющей двух напряжений к их сумме,Функциональная схема устройства представлена на фиг,1; на фиг,2 - схема блока управления; на фиг.З - функциональная схема тактового генератора; на фиг,4 - временные диаграммы работы устройства; на фиг,5 - схема блока запуска (пример выполнения),Устройство (фиг,1) содержит первый и второй управляемые аттенюаторы 1 и 2, компаратор 3, блок выработки кода, выполненный на блоке 4 управления, коммутаторе 5, тактовом генераторе 6, коммутаторе 7Блок 4 управления (фиг.2) содержит ре,гистр 8 сдвига, инвертор 9, триггеры 10. элементы И 11,12,13 и блок запуска 14,Тактовый генератор 6 (фиг.З) содержит генератор 15 опорной части, делитель 16 частоты на 2 и линию задержки 17.Блок запуска 14 представляет собой формирователь одиночных импульсов и может содержать кнопку и ВС-цепочку или быть выполнен по другой известной схеме ждущих генераторов импульсов (одновибраторов).Работает устройство следующим образом.Входными сигналами устройства являются однополярные постоянные напряже. ния, снимаемые, например, с потенциометрических датчиков либо сформированные из переменных напряжений путем их выпрямления и фильтрации,При подаче команды "Измерение" (команда подается с блока запуска 14 на вход параллельной записи информаций регистра 8 блока 4 управления) в первый разряд регистра 8 записывается логическая единица, а в ос 1 альные разряды - логические О.На фиг.4 изображена временная циклограммэ работы генератора 6, регистра 8, которая определяет последовательность операций. На фиг,4.а показано распределение импульсов с линии задержки 17 (выход 18) тактового генератора 6; на фиг,4,б - распределение импульсов с делителя частоты на 2 (выход 19) генератора 6; на фиг,4,в,г,днапряжения (логические 0 и 1) на выходах регистра 8, первом, втором и третьем (1-й выход соответствует 2-му разряду регистра), По переднему фронту первого импульсас делителя частоты генератора 6 (фиг,4 б) напервом выходе регистоа 8 блока 4 управления устанавливается логическая 1 (фиг,4,в),в регистре происходит сдвиг логической "1" 5 с первого разряда во второй разряд. В зави 10 15 20 25 30 ф) 5 40 45 50 55 симости от состояния компаратора 3, сигнал с которого поступает на первый вход И 11 и через инвертор 9 - на первый вход И 12, по первому импульСу с линии задержки (выход 12) генератора 6 (см. фиг,4) происходит установка триггеров 10 в начальное состояние и соответственно на верхнем и нижнем (фиг.1) выходах блока 4 управления аттенюаторами формируются прямой (М 1) и обратный (й 2) коды, которые могут быть представлены как:К 1= апгагп,а 2 а 1= КО 1, (1)Й 2 = агпф агп а 2 а 1 = ИО 2 (2)илиМ 1 = агп агпа 2 э 1= МО 1,М 2 = Эгпагп а 2 Э 1+ МО 2где а - состояние г-го разряда (триггера) блока 4;1=(1 п 11, э = 1, а; = 0;в - старший разряд,При наличии на входах управляемых аттенюаторов 1 и 2 постоянных однополярных напряжений Ч 1 и Ч 2 на их выходах формируются сигналыОгг 1 = КЧ 1 И 1,Оа = КЧ 2 К 2,где К - коэффициент пропорциональности.Напряжения сравниваются компаратором 3 и на его выходе в зависимости от знака разности между Ои и О 2 образуется единичный или нулевой уровень, воздействующий на элемент И 11 и через инвертор 9 нэ элемент И 12. С входа 18 сигнал (первый импульс) поступает либо на В-входы триггеров 10 и Я-вход триггера 10 старшего разряда, либо на Я-.входы триггеров 10 и на В-вход триггера 10 старшего разряда. Тем самым в зависимости от уровня сигнала с компаратора 3, а значит, и от уровней входных сигналов И 1, И 2 триггеры 10 устанавливаются либо в одно состояние, либо в другое(исходное состояние), на их выходах образуются коды, причем значение кода гч 1 на верхнем выходе блока 4 (фиг.1) соответствует, например, при О 11Ок 2 правой части выражения (1), а кода й 2 на нижнем выходе блока 4-правой части выражения (2). Во втором случае, например, при Ок 1О 2 значение кода М 1 на верхнем выходе блока 4 соответствует правой части выражения (2), а кода гч 2 - значению на нижнем выходе блока 4.При поступлении второго импульса (фиг.4 а) с линии задержки генератора 6 состояние триггеров (коды й 1,й 2) подтверждается.При поступлении второго импульса(фиг.4,б) с делителя частоты генератора 6начинается процесс поразрядного уравновешивания напряжений Оц и Оа, в результате которого напряжения Оц и Оастановится равными (Ок 1- 02),По переднему фронту второго импульса(фиг.4,б) на втором выходе регистра 8(фиг,4.г) устанавливается логическая "1", которая дает разрешение на прохождениетретьего импульса (фиг,4,а) на счетный входтриггера 10. п 1-", через элемент И 13, п 1-1.Компаратор 3 подает на управляющиевходы К-триггера 10 (е)-го разряда такиенапряжения, что триггер сработает по импульсу (3-му импульсу фиг,4,а) поступающему на его счетный вход С, При срабатываниитриггера изменятся коэффициенты передачи аттенюаторов 1 и 2, что приведет к изменению выходных напряжений Ок 1 Оа. Еслинапряжение на выходе компаратора 3 непоменяется, то второй импульс (четвертыйимпульс (фиг,4,а), поступающий нэ счетныйвход триггера 10 (гп)-го разряда, подтвердит его состояние. При изменении напряжения на выходе компараторз 3 по второмуимпульсу, поступающему на счетный входтриггера 10 т, триггер 10. гпустановитсяв исходное состояние.По началу третьего импульса (фиг,4,б) натретьем выходе регистра 8 появится логическая "1", что дает разрешение на прохождение пятого импульса (фиг.5,а) через элементИ 13 (п 1-2)-го разряда на счетный вход триггера 10.гп, Триггер 1.0 лначинает работать аналогично триггеру 10.в. Работаследующих триггеров (младших разрядов)аналогична работе триггеров 10.ви 10 п 1-2,По окончанию раЬоты триггера 10 первогоразряда напряжения Ои и Оа на выходахаттенюаторов 1 и 2 становятся равными,Начальный код М 1 увеличится, а начальныйкод 1 ч 2 уменьшится при Оц=Ок 2, что и риведет к соответствующему изменению начальных выходных напряжений Ок 1 и 012аттенюаторов, приводящему к равенствуОк 1 и Ок 2или 01 ЙУ 1= 02 МУ 2где Иу 1 и йу 2 - коды, установившиеся наверхнем и нижнем выходах блока 4 послеуравновешивания выходных напряженийаттенюаторовОписанный процесс аналогичен процессу, протекающему в аналого-цифровыхпреобразователях поразрядного уравновешивания.Как следует из выражений (1) и (2), коды,образующиеся на выходах 18 и 19 блока 4управления, взаимно инверсны, и их можнопредставить в видеУ 2 У 2 = о 1 эйпри Ц,0 У 2 = У 1 = О 1 - йй У 2 = 1 "1 - Мпру ЦОУ 2 = У 1 = 11 о ф ЬЧгде Но 1 и Мо 2 - начальное числовое значе ние кодов, установленных по первому импульсу с генератора 6 после команды "Измерение";а М - величина, на которую изменились начальные коды в процессе уравновешивания (соответствует коду гчУ 1 без 15 учета старшего т-разряда),Из (1) следует чтоо 1 Мо 2+ 1 в связи с чем можно принятьМ 01 Й 02 = Йо 20 01 МУ 1 = 02ЙУ 201 (Ио 1+ а) = 02(ко 2- ДИ) или 01(йо+ ЬМ) = 02(йо- Ьй) 01 МО + 01 ЬМ = 02 Йо - 02 ДЙ 01 Д М + 02 Д й = -01 йо + 021 чо 25 й - 01 0+02Таким образом, на выходах блока уп 30 равления 4 формируется код (прямой на одном выходе и обратный нэ другом) без учетастарших разрядов, реализующий формулуДм.Код, соответствующий значению Ьй,образовавшийся на одном из выходов блока4 без старшего разряда, поступает на коммутатор 5 или 7 с помощью старшего разряда подключается к выходу устройства,Логическая "1" в старшем разряде включает40 соответствующий коммутатор,Таким образом, устройство формируеткод, пропорциональный отношению разности входных напряжений к их сумме, безиспользования решающего устройства. Бы 45 стродействие формирования кода Ьй определяется главным образом количествомразрядов блока 4 управления, что в несколько раз выше быстродействия ЭВМ, выполняющей деление.Формула изобретения1, Преобразователь отношения двух напряжений в код, содержащий компаратор,блок выработки и первый и второй управляемые аттенюаторы, информационные входы55 которых являются соответственно шинамипервого и второго входных напряжений, авыходы соединены соответственно с первым и вторым входами компаратора. выходкоторого подключен ко входу блока выра 1695501ботки кода, первые и вторые выходы которого подключены к управляющим входам первого и второго управляемых аттенюаторов соответственно, а третьи выходы являются выходной шиной, о т л и ч а ю щ и й 5 с я тем, что, с целью расширения области применения за счет преобразования отношения дифференциальной составляющей двух напряжений к их сумме, блОк выработки кода выполнен на тактовом генераторе, 10 блоке управления и первом и втором коммутаторах, выходы которых являются третьи. ми выходами блока, информационные входы соединены соответственно с первым и вторым разрядными, кроме старшего раз ряда, выходами блока управления и являются совместно с первым и вторым выходами его старшего разряда первыми и вторыми выходами блока соответственно, а управля. ющие входы первого и второго коммутато ров соединены соответственно с выходами старшего разряда первого и второго разрядных выходов блока управления, первый и второй входы которого соединены с первым и вторым выходами тактового генерато. 25 ра, а третий вход является входом блоКа.2, Преобразователь по п.1, о т л и ч а вщ и й с я тем, что блок управления выполнен на регистре сдвига, инверторе, в триггерах, (а+1) элементах И, блоке запуска, при этом 30 первым входом блока управления является тактовый вход регистра сдвига, вторым входом являются первые входы в+1 элементов И, третьим входом является вход инвертора, второй вход щ-го элемента И и 1-входы триггеров с первого по (щ), а выход инвертора подключен к второму входу(в+1)-го элемента И и к К-входам триггеров с первого по (в - 1)-й, третьи входы М-го и (в+1)-го элементов И подключены к первому выходу регистра сдвига, выход гп-го элемента И соединен с В-входами триггеров с первого по (е)-й и Я-входом а-го триггера, а выход (пт+1)-го элемента И подключен к Я-входам триггеров с первого по (щ)-й и В-входу щ-го триггера, вторые входы элемента И с первого по (в)-й подключены к соответствующим вторым входам регистра сдвига, а выходы элементов И с первого по (в)-й соединены соответственно с С-входами триггеров с первого по (щ)-й, выход блока запуска подключен к входу записи регистра сдвига, прямые выходы триггеров с первого по в-й являются соответственно первыми разрядными выходами блока, а инверсные выходы - вторыми разрядными выходами блока, причем прямой и инверсный выходы гп-го триггера являются соответственно выходами старшего разряда первых и вторых разрядных выходов блока,1695501Фиг. 3Составитель В. Махнановдактор Т, Орловская Техред М.Моргентал Корректор М. Демчик Заказ 4172 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб 4/5изводственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101