Аналого-цифровой преобразователь

(57) Изобретение относится к вычислительной и цифровой измерительной технике и может быть использовано для преобразования аналоговых сигналов в цифровой код в аппаратуре автоматического контроля и управления, например, в составе устройства ввода аналоговых сигналов в ЭВМ. Изобретение позволяет повысить динамическую точность. Это достигается тем, что в устройство, содержащее усилители 1,2 и 3, устройства 4, 5 и 6 выборки и хранения сигналов, блоки 7, 8 и 9 компараторов, шифратор 22, введены аналоговые дифференцирующее устройство 10, устройство 11 выборки и хранения сигнала, компараторы 12-15, элементы ИЛИ/ИЛИ - НЕ 16 и 17, элементы ИЛИ 18 и 19, элементы И 20 и 21. 8 ил. ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(71) Научно-исследовательский институтприкладной математики и кибернетики приГорьковском государственном университете им, Н.И.Лобачевского(56) Шило В.Л, Функциональные аналоговые интегральные микросхемы, М.; Радио исвязь, 1982, с. 53, рис.1.29,Ямный В.С. Аналого-цифровые преобразователи напряжения в широком динамическомдиапазоне. Минск,1980, с.119,рис,3.38,11 зобетение относ;Тс к ВычислительнОЙ и цифрово 1 Рзмериель Ой технике иможет быть использовано дгя преобразоваНИЯ ЭНЭЛОГОВЫХ СИГНЭЛОВ В ЦифРОВОЙ КОД Ваппаратуре автоматического контроля и управления, например, В составе устройствазвода аналоговых сигналое в ЭВМ,16 льО изобретения яв.1:6 ",я повыше"ние динамической точнссти,Не фиГ,1 приведенО сг 1 г.вс Вп, Фнкциональная схема; на фиг,2 - .: ге.:6 Ты 16 и17 т" га ИЛИ/ИЛИ - НЕ с ех,.эми Х 1 и х 2 ивыходами, соответствующим 4 В:ОВни: е;хеме (фиг.1), функциональ Вя схе а; нафиг.З - блок компаратороь 7.:, "., ф ркц- ональная схема; на фиг,дОсциллограммасинусоидэльнОГО нэпряже-ия на Входе устрОЙстВЭ и сООтветствуОшэя Осциллограмв.на выходе аналогового дифференцирующего устройства 10, а также нумерация характерных моментов времени (т 0 л 1 л,;); нафиг,5- пример расголожения Осиллограммгигналов на выходах усилителей различныхступеней и на выходе дифференцируюьцегоустройства 10 В рЯД посл 6 ДОВательно расположенных ВО Времени такОВых точках.1 Л 2 ЛЗ и т 4 при большой эмплитуде Входнфсигнала и средних значениях часто ы.Сплошной линией на фиг,5 представленыгравики фактического изменения напряжений с учетом времени рассасывания, а пунктирной - рэс етные графики идеальногоАЦП; на фиг,6 - Выходные коды АЦП, получаемье в моменты появления тактовых импульсов В сООТВ 6 тстВий с ОсциллОГрэммамифиг.5; на фиг,7 - осциллограммы сигналовна выходе усилителей и на Выходе дифференциру;ощего устройства; на,.;иг.8 - значения логических с 4 Галое;:,: Ходах узлов,указанных в первой грал .Яол 4 ы . соответствующих различным интервалам времени, указанным на фиг,7,Устройство (фиг.1) содержит усилители1,2 и 3, устройства 4,5 и 6 вь борки и хране ния сигналов, блоки 7,8 и 9 комгЭраторо:аналоговое дифференцируо.Цее устройстез10, устройство 11 выборки и хранения сигналов, компараторы 12-15, элементы 16 и17 ИЛИ/ИЛИ - НЕ, элементы 18 и 19 ИЛИ,элементы 20 и 21 И, шифратор 22, Шифратор (фиг.1) содержит элементы 23 И и алевменты 24 ИЛИ. Блоки компарэторов (фигЗ)содержат также компаоаторь 25.Устройство работает следующим образом.При неизменном входном напряженииОвх = сопэ 1: скорость его изменения примерно равна нулю О( ) -О,",:0 (1)В соответствии с этим напряжение на выходе дифференцирующего устройства 10, работа которого описывается выражением 5с 1 ОвхйО вых 10 = - ВС Ф (2)й бЛИЗКО К НУЛЮ, т,Е. Овых 10 = 01 О Напряжение на выходе усилителя 1 равНО Овых 1 = Овх(1),НЭ ВЫХОДЕ УСИЛИТЕЛЯ 2 -Овых 2 =4 Овх на выходе усилителя 3 - О выхз=18 Овх(Т),Все напряжения поддействием импуль 15 са синхронизации То (фиг,1) одновременнозапоминаются В устройствах 4,5,6 и 11 выборки и хранения (УВХ), и напряженияОвых 1,Овых 2, ОвыхЗ ПОСтУПавт На СООтВЕтСтеующие блоки 7 Я и 9,20 Напряжение, запомненное УВХ 1 поступает на входы 12 - 15 компараторов. На вторые и третьи входы этих компараторовпоступают постоянные опорные напряжения величиной соответственно25 11 1+ Озп + - Ооп- Ооп - Ооп. Конкретная4 4ВЕЛИЧИНЭ -11 оп И - Ооп В ВОЛЬТЭХ ЗЭВИСИТ ОТтипа выбранной микросхемы-компаратораи указана в технических условиях. Напряже 30 1, 1ния +Ыоп и -- Ооп и образуются прилпомощи резистиеных делителей из тех женапряжении,На выходах компараторов в статике,35 когда Выполняется условие1- Ооп- , ОопО вых 10+4 Ооп+ Ооп,4п РисУтствУют логические сигналы авых 12 = О,а вых 14= О, Эвых 1 з=О, авых 15 = О. При НулеВЫХ40 ЗНаЧЕНИЯХ авых 12-авых 15 На ВЫХОДаХ ЭЛЕМЕНтов 18 и 19 выходные сигналы также соотВетствуют логическому нулю, Эти сигналыпоступают на вход элементов ИЛИ/ИЛИ -НЕ 16 и 17. Эти схемы представляют собой45 логику с прямым и инверсным выходами(фиг.2).На вторые входы элементов 16 и 17 поступают сигналы перегрузки с блоков 7,8 и9 (фиг,3). Каждый из этих блоков компарато 50 ров представляет собой интегральную микросхему, содержащую от 64 до 1024компараторов (в зависимости от типа) ивстроенный резистивный делитель опорного напряжения, имеющий соответственно55 84 - 1024 отвода,В статике при Овх(т) = сопз 1 возможнытри режима кодирования сигнала (в зависимости от величины ОвхПервый режим -Ооп16 Овх(т)+ Ооп, т.е. входное напряжение соответствует младшей ступени усиления. В этом случае сигналы перегрузки по напряжению младшей и средней ступеней усиления отсутствуют и с блоков 8 и 9 на вторые входы элементов 16 и 17 поступают логические нули. Вследствие отсутствия перегрузки по скорости на вторые входы элементов 16 и 17 также поступают сигналы логического нуля. В этом случае (фиг.2) на прямом выходе элементов 16 и 17 присутствует логический ноль, а на инверсном - логическая единица.Логический ноль с прямого выхода элемента 17, поступая на вход элемента 20 и 21, не разрешает шифратору 22 считывание кода мантиссы с блоков 8 и 7.Логическая единица с инверсного выхода элемента 17 разрешает считывание через шифратор 22 блока 9.Логические нули с выходов элементов 20 и 21 поступают на выходные шины кода порядка, В данном случае код порядка йп = 00, что означает, что считывание произведено с младшей ступени усиления.Второй режим - входное напряжение превышает (по модулю) младший предел, но меньше среднего предела, т.е. 16 ОвхОоп, 4 Овх(т)Ооп, либо 16 Овх(1)- Ооп, 4 Овх(т) - ОопВ этом случае с блока 9 младшей ступени усиления на второй вход элемента 17 поступает сигнал логической единицы,. При этом на прямом выходе элемента 17 присутствует логическая единица, а на инверсном выходе - ноль. Этот ноль запретит считывание шифратором 22 кода с компаратороа 9,Единица с прямого выхода элемента 17 и единица с инверсного выхода элемента 16, поступая на входы элемента 21, дает единицу на его выходе, что разрешает счи- тывание информации с компараторов 8. Одновременно единица с выхода элемента 21 поступает на шину кода порядка. Код порядка в этом случае будет йп = 01, что означает, что считывание произведено со средней ступени усиления,Третий режим - входное напряжение превышает (по модулю) средний предел измерений. В этом случае сигнал перегрузки по уровню поступает в виде логической единицы с блока 8 на элемент 16. Единицы с прямых выходов элементов 16 и 17, поступая на входы элемента 20, разрешают считывание кода с компараторов блока 7, а нули с инверсных выходов элементов 16 и 17 запрещают считывание информации с блоков 9 и 8. В рассмотренном режиме код порядка образуется единицей с выхода элемента 20 и нулем с выхода элемента 21.(оОвхй 1 -. О), не отличается принципиально 15 20 модулю входного сигнала устройства,Если абсолютное значение скорости изменения входного сигнала а момент считывания значительна, в результате чего динамическая погрешность младшей ступени усиления значительно превышает погрешность квантования средней ступени, от компаратора 13 или компаратора 14 через элемент 19 поступает сигнал логической единицы, запрещающий считывание с блока 9 младшей ступени. В этом случае, в зависимости от уровня, считывание возможно либо с блока 8, либо с блока 7.Если абсолютное значение(модуль) скорости в момент выборки велико (например, превышает предельно допустимое значение равное Ооп и, следовательно, динамические погрешности младшей и средней ступеней значительно превышают полную погрешность старшей ступени усиления, то под действием выходных сигналов компараторов 12 и 13 или компараторов 14 и 15 (воОвх т зависимости от знака скорости " )б 1 логическая единица с выхода элементов 18 и 19 запрещает считывание с блоков 9 и 8 и разрешает считывание только с блока 7. Тем самым, независимо от уровня сигнала обеспечивается считывание со ступени усиления, имеющей наименьшую полную погрешность.Одной из типовых ситуаций изменения Овх(г) в динамике является случай, когда входное напряжение является близким к синусоидальному (кваэисинусоидальным), т.е. 25 30 35 40 45 50 55 Величина кода порядка Мпозначает при этом, что считывание произведено с компараторов 7.Из рассмотренных режимов следует, что выходной код мантиссы всего АЦП снимается с выхода шифратора 22, который в зависимости от величины входного сигнала передает выходной код набора компаратора либо младшей, либо средней, либо старшей ступеней усиления,от работы прототипа. Принцип действия устройства в динамике заключается в следующем Если скорость изменения входного сигнала (по модулю) в момент считывания мала (например, не превышает 1/4 от значения Ооп), то выбор ступени усиления осуществляется только.а зависимости от величины по Овх(с)= О агап 2 л 1 т (3), 1695500В соответствии с (2) на выходе дифференцирующего устройства 10 напряжение определяется соотношениемО вых 1 о (1 ), - 2 Ж й О 1 Ов соз 2 1 1, (4)КаК ВИДНО ИЗ ГрафИКОВ На фИГ.4, Овых 1 ф)в различные моменты времени может быть как положительным (от с 1 до 1 з), так и отрицательным (от 1 з до 15). При этом амплитуда напРЯжениЯ Овых 1 О (1) есть фУнкЦиЯ ДвУх независимых параметров: амплитуды Ов и частоты .В связи с этим режимы работы АЦП вдинамике выглядят следующим образомПервый режим соответствует случан),когда амплитуда Ов любая, а частота 1 настолько низкая, чтодинамические процессы не оказывают заметного влияния на величину полной погрешности. Амплитуда Овых 1 О(т) = О в 1 МаЛа ПрИ ЭТОМ ИЗ-За МаЛО- сти сомножителя 1. При этом сигнал логической единицы на выходах компаратороа12-15 отсутствует. Работа в этом режимеаналогична работе АЦП, соответствующейстатике, т.е. когда Овх (1) = сопзт.Во втором режиме амплитуда Ов мал-настолько, что несмотря на то, что 1 может быть и велика, произведение От на 1 мало, и величина Овых 1 о(1) также мала фоРмУла (4).Поэтому. на выходах компараторов 12 - 15 логические нули и, следовательно, АЦП работает так же как в статике на младшей ступени усиления.Третий (динамический) режим характеризуется тем, что произведение амплитуды Ов на частоту 1 величина немалая. В этомслучае выходные сигналы логических схем АЦП (фиг.1) в соответствии с осциллограммами (фиг.5) выборки напряжений в тактовых точках 11 - 12 на выходах усилителей 1,2 и 3 и дифференцирующего устройства 10 при.нимают значения, указанные на фиг.5.В момент т 4 считывание происходит нес младшей ступени, а со средней, так как на выходе компаратора 13 и элемента 19 сигнал равен логической единице.По сравнению с идеальной модельк)АЦП, не имеющей динамической погрешности, считывание с более рубой средней ступени усиления, как в данном устройстве, а момент с=14 (фиг,5) приводит к увеллченик) погрешности в 4 раза, В прототипе в данной ситуации считывание происходит с младшей ступени с гораздо большей погрешностью. Так, согласно кодированноиинформации, приведенной на фиг,5Ю == Мфакт Йрасч - 10110 - 01111 =: 00111, 10 15 20 30 40 45 50 55 т.е, семь квантов младшей ступени, Но это в 7 раз больше, чем в идеальном АЦП,Таким образом, в известном устройствепогрешность в рассмотренной ситуации значительно больше, чем в данном устрой- стае, в результате чего и достигается положительный эффект.В четвертом динамическом режиме иамплитуда, и частота входного сигнала близки к своим предельным значениям. Соответствующие этому случаю необходимые для рассуждений осциллограммы приведены на фиг.7, а значения выходных сигналов схем фиг,1 приведены на фиг,8. Соответствие сигналов фиг.7 значениям логических сигналов на выходах узлов 12 - 15, 18 и 19 и сигналами перегрузки по уровню и по скорости (фиг.1) устанавливается с помощью рассуждений, использованных при рассмотрении трех предыдущих динамических режимов, Всего же в АЦП возможно 9 режимов (статических и динамических).. Формула изобретенияАналого-цифровой преобразователь, 5 содержащий три усилителя с коэффициентами передачи соответственно 1,4 и 1 б, входы которых объединены и являются входной шинОй, а выходы первого, второго и третьего усилителей соединены с соответствующими информационными входами первого, второго и третьего устройств выборки и хранения сигналов, управляющие входы которых являются шиной управления, три блока компэраторов и шифратор, о т л и ч а ю щ и й с я тем что, с целью повышения динамической точности, в него введены аналоговое дифференцирующее устройство, четвертое устройство выборки и хранения сигнала, четыре компарэтора, два элемента ИЛИ, два элемента ИЛИ/ИЛИ-НЕ и два элемента И, причем вход. аналогового дифференцирующего устройства является входной шиной, а выходсоединен с входом четвертогоустройства выборки и хранения сигнала, выход которого соединен с прямыми входами первого и второго компараторов и инверсными входами третьего и четвертого компараторов, инвертирующие входы первого и второго компараторов и прямые входы третьего и четвертого компараторов являются соответственно первой, второй, третьей и четвертой шинами опорного напряжения, выходы первого и четвертого компараторов соединены соответственно с первыми и вторыми входами первого элемента ИЛИ, выходы второго и третьего компараторов соединены соответственно с первым и вторым входами второго элемента ИЛИ, выход первого элемента ИЛИ соединен с первым входом первого элемента ИЛИ/ИЛИ - КЕ, выходыпервого, второго и третьего устройств выборки и хранения сигналов соединены с соответствующими первыми входами первого, второго и третьего блоков компараторов, вторые и третьи входы первого, второго и третьего блока компараторов являются соответственно пятой и шестой шинами опорного напряжения, при этом второй вход первого элемента ИЛИ/ИЛИНЕ соединен с выходом "Перегрузка по уровню" второго блока компараторов, выход второго элемента ИЛИ соединен с первым входом второго элемента ИЛИ/ ЛИ-НЕ, второй вход которого соединен с выходом "Перегрузка по уровню" трет .го блока компараторов, инверсный выхг, второго элемента ИЛИ/ИЛИ - НЕ соеди ен с соответствующими входами "Разрешения считывания с младшей ступени" шифратора, а прямой выход соединен с пе рвыми входами первого и второго элементов И, прямой выход первого элемента ИЛИ/ИЛИ - НЕ соединен с вторым входом первого элемента И, а инверсный выход соединен с вторым входом второго элемента 5 И, выход первого элемента И соединен ссоответствующими входами "Разрешения считывания со старшей ступени" шифратора и является шиной "Старший разряд кода порядка", выход второго элемента И соеди нен с соответствующими входами "Разрешения считывания со средней ступени" шифратора и является шиной "Младший.разряд кода порядка", информационные выходы первого, второго и третьего блоков 15 компараторов соединены соответственно спервой, второй и третьей группой информационных входов шифратора, выходы которого являются шиной кода мантиссы, управляющий вход четвертого устройства 20 выборки и хранения сигнала является шиной управления,орректор М, Демчи Редакт Калениче каз 4172 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям 113035 Москва, Ж, Раушская наб., 4/5 КНТ СС оизводственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина 10Ф