Устройство для измерения коэффициента ошибок в цифровых трактах передачи информации

)5 Н 041 12/26 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТПРИ ГКНТ СССР Е ИЗОБРЕТЕНИЯСВИДЕТЕЛ ЬСТВУ ОПИ К АВТОРСК ол, %32й институт инженеииский, В,Э,Игнатьевистенко3 (088,8)свидетельство СССН 04 1 11/08, 1981 ов граж.Б,ПаЕРЕНИЯ КОЦИФРОВЫХ МАЦИИ хнике связи. )ие времени(54) УСТРОЙСТВО ДЛЯ ИЗМ ЭФФИЦИЕНТА ОШИБОК В ТРАКТАХ ПЕРЕДАЧИ ИНФО (57) Изобретение относится к Цель изобретения - уменьш Устройство относится к технике связи и может быть использовано для построения контрольно-измерительной аппаратуры цифровых систем передачи.Цель изобретения - уменьшение времени измерения за счет уменьшения времени установки синхронизации,На фиг,1 представлена структурная схема устройства для измерения коэффициента ошибок в цифровых трактах передачи информации; на фиг.2 - структурная схема анализатора структуры сигнала несовпадений. нератор -4 оши- элемент Устроиство с 1 контрольного с бок, счетчики 5- ИЛИ 11, элемен 13 структуры си ратор 14 эталонн(21) 4745999/09 (22) 03,10.89 (46) 30.08,91. Б (71) Московски данской авиац (72) С,Ж.Кишен нова и О.Ю.Хр (53) 621.391,83 (56) Авторское В 1040617, кл. одержит (фиг 1) гегнала, детекторы 29, накопитель 10,задержки 12, анализаторнала несовпадений, генеого сигнала, блок 15 синх измерения за счет уменьшения времени установки синхронизации. Устройство содержит генератор 1 контрольного сигнала, детекторы 2 - 4 ошибок, счетчики 5-9, накопитель 10, элемент ИЛИ 11, элемент задержки 12, анализатор 13 структуры сигнала несовпадений, генератор 14 эталонного сигнала, блок 15 синхронизации, блок 16 выбора интервалов, решающий блок 17 и блок 18 индикации, Сигнал с выхода анализатора 13 поступает на вход блока 15, осуществляя его подстройку в направлении, противоположном направлению сбоя синхронизации, тем самым уменьшается время вхождения устройства в синхронизацию. Устройство по п,2 формулы отличается выполнением анализатора 13, 1 з.п. ф-лы, 2 ил,ронизации, блок 16 выбора ингервалов, ре шающий блок 17 и блок 18 индикации. Анализатор 13 структуры сигнала несовпадений содержит (фиг.2) блоки 19-21 сравнения элементы ИЛИ 22 и 23, счетчики 24 26, де шифраторы 27 - 29, элеменгы И 30-32, эле менты Н Г: ЗЗ и 34 и генератор 35 чисел,Устройство работает следующим обра зс:м.Генератор 1 контрольного сигнала(фиг,1) формирует в соответствии с тактовой частотой испытательный сигнал известной структуры, Г 1 ри прохождении эого сигнала через исследуемую систему (или канал связи) в нем (сигнале) возникают ошибки. На приемной стороне генератор 14 эталонного сигнала формирует сигнал, идентичный испытательному. Блок 15 синхронизации совмещает эти сигналы на входе детектора 2ошибок по фазе, при этом на выходе детектора 2 ошибок формируется поток ошибок (сигнал несовпадений) посредством поэлементного сравнения эталонного и контрольного сигналов, Элемент задержки 12 осуществляет формирование двух сигналов, идентичных эталонному, но сдвинутых соответственно относительно контрольного в интервале синхронизма устройства на один и на два такта. Таким образом, на детектор 2 ошибок поступает эталонный сигнал, опережающий на один такт сигнал, принимаемый из канала связи, а на детектор 4 поступает аналогичный эталонный сигнал, запаздывающий относительно контрольного на один такт. Элемент задержки 12 может быть выполнен, в частности, на регистре сдвига емкостью три разряда,Сигнал несовпадений с выхода детектора 2 ошибок (в интервале синхронизма - истинный сигнал несовпадений) поступает на блок 16 выбора интервалов, где разбивается на блоки по гп элементов. Сигнал с выхода блока 16 выбора интервалов поступает на счетчик 5, где подсчитываются переданные символы (или блоки, что не имеет существен ного значения), соответствующие работе устройства в условиях поддержания синхронизма. Кроме того, сигнал несовпадений (поток ошибок) поступает на накопитель 10 и записывается в нем, В качестве накопителя может выступать также, например, регистр сдвига.Сигналы с трех детекторов 2-4 поступа 1 от на соответствующие счетчики 7 - 9, где фиксируется текущее количество ошибок. При синхронизме устройства вероятность появления ошибки на выходе детектора 2 равна (с достаточной точностью) вероятности ошибки в исследуемой системе (канале связи), Обычно эта величина даже для плохих каналов не превышает 10, В то же время, вероятность появления ошибки на выходах детекторов 3 и 4 приблизительно составляет 0,5. В моменты окончания очередного блока, сформированного блоком 16 выбора интервалов через каждые в тактов в анализаторе 13 структуры сигнала несовпадений осуществляется анализ содержимого счетчиков 7, 8 и 9, Их содержимое сравнивается (фиг,2) на блоках 19 - 21 сравнения с пороговым кодом, сформированным в генераторе 35; Значение этого кода выбирается таким, чтобы содержимое счетчиксв 7-9 при сбое синхронизации превышало значение порогового кода, а содержимое того же счетчика при синхронной работе устройства было бы меньше порогового кода, Таким образом, при синхронной работе устройства в момент по ступающего на вход детектора 2 ошибок с генератора 14 и контрольного сигнала с первого выхода блока 20 сравнения с окончанием очередных блоков информации 50 поступают информационные импульсы(" Больше" ) на информационный вход счетчика 25. Модуль счета данного счетчика (счетчика 25) выбирается таким образом, чтобы к моменту формирования сигнала с 55 выхода связанного с ним дешифратора 28связанные с изменением статистики ошибок переходные процессы в трех детекторных каналах закончились (минимальный модуль этого счетчика равен двум, посколь ку сбой может произойти в середине блока 10152025 30 35 4045 ступления разрешающего сигнала с блока 16 на блоки 19-21 сравнения с выходов блоков 19 и 21 сравнения (поскольку в них поступают заведомо большие значения кодов счетчиков 8 и 9, работающих в несинхронных каналах), являющихся выходами типа "Больше", что говорит о том, что содержимое этих счетчиков больше порогового кода, поступают сигналы на информационныевходы счетчиков 24 и 26, С первого выходаблока 20 сравнения (выход типа "Больше" ) сигнала не поступает, однако формируется сигнал на его втором выходе (выход типа "Меньше" ) и через элемент ИЛИ 23 анализатора формирует сигнал сброса счетчика25 (фиг,2), Так происходит во все время работы устройства в синхронном режиме.При сбое тактовой синхронизации (как указывалось ранее, это основная причина выхода устройства из синхронизма) фактически контрольный и эталонный сигналы оказываются сдвинутыми друг относительно друга в детекторе 2 ошибок на один такт и теперь в детекторе 2 вероятность ошибки становится равной 0,5. Одновременно в одном из остальных детекторов 3 или 4 (поскольку сдвиг происходит на один такт) оба сигнала оказываются синфазными и вероятности ошибки в соответствующем детекторе 3 или 4 становится равной вероятность ошибки в канале связи, то есть резко падает. Рассмотрим конкретный вариант работы устройства при таком сбое тактовой синхронизации, когда сигнал с генератора 14 в результате сбоя сдвигается в сторону отставания относительно контрольного сигнала, приходящего с выхода исследуемой системы (канала связи).В этом случае контрольный сигнал перестает совпадать по фазе с входным сигналом детектора 2, но становится синфазным с сигналом, поступающим на другой вход детектора 3, ранее опережавшим контрольный сигнал,При рассинфазировании сигнала, поинформации и лишь с начала следующего блока содержимое счетчика 24 будет пропорционально вероятности ошибки в канале связи), То есть счетчик 25 является демпфирующим или усредняющим устройством, повышающим надежность выявления сбоя тактовой синхронизации, и различения сбоя и пакета ошибок в канале связи.Дешифратор 28 настроен на кодовую комбинацию. соответствующую модулю счета счетчика 25, Его срабатывание (при модуле счета счетчика 25 равном К) через К блоков после сбоя синхронизации вызывает формирование сигнала опроса состояния дешифраторов 27 и 29 на элементы И 30 и 33.Счетчики 24 и 26 работают следующим образом, Сигнал "Больше" с устройства сравнения добавляет единицу к содержимому счетчика, а сигнал "Меньше" сбрасывает счетчики 24 и 26 в исходное (нулевое) состояние. При достижении некоторого максимального состояния, в отличие от счетчика 25 счетчики 24 и 26 остаются в этом состоянии (с максимальным содержимым независимо от дальнейшего поступления информационных импульсов на их информационные входы. Дешифраторы 27 и 29 настроены на нулевую комбинацию.Разрешающий сигнал с дешифратора 28 вызывает формирование импульса на выходе того элемента И 30 или 32, который соединен через дешифратор 27 (29) со счетчиком 24 (26), находящимся в этот момент в нулевом состоянии, а это тот счетчик из 24 или 26, который соответствует синфазному с контрольным сигналом каналу приемной части устройства, В нашем примере, когда с контрольным сигналом синфазна последовательность, поступающая на вход детектора 3 ошибок, после окончания блока информации, в течение которого произошел сбой синхронизации, содержимое всех счетчиков 7 - 9 становится больше порогово.го кода и на все счетчики 24-26 поступает сигнал на увеличение их содержимого на единицу, После блоков информации одрашиваются элементы И 30 и 32. Так как после сбоя синхронизации сигнал детектора 3 стал синфазным с контрольным, количество ошибок становится малым и сигналами "Меньше" с выхода блока 19 сравнения счетчик 24 устанавливается в нулевое состояние, Счетчик 26 в это же время - в ненулевом состоя нии, поскольку рассинфаэирование третьего канала относительно контрольного сигнала составляет два такта. Сигнал с выхода первого элемента И 30 через элемент ИЛИ 22 анализатора50 т, пооогового кода и модуля счета счетчика 25 анализатора 13. При правильном выборе этих значений пакет ошибок может вызвать срабатывание блока 20 сравнения, но при анализе последующих блоков информации,55 не выйдя из синхронизма, первый канал будет формировать сигналы на сброс счетчика 25 анализатора 13 и срабатывания элементов устройства, ответственных за формирование сигнала подстройки не произойдет, начиная с дешифратора 28,102025 30 35 40 45 13 поступает на вход блока 15 синхронизд ции, осупествляя его подстройку в направлении. противоположном направлениюсбоя синхронизации, то есть в ндшел 1 примере - вынуждает его выдать добавочный импульс нд вход генератора 14 э 1 длоннпгосигнала и тем самым сдвинуть вперед его фазу и ликвидировать рассогласование, После этого вновь синфазным с конгрольнымсигналом становится сигнал, поступдк 1 щийна детектор 2 ошибок и устройство возвращается в исходное синфазное состояние.Аналогично происходит отработка рдсфазировдния в случае опере;кения зтдлонного сигнала в сравнении с контрольным при сбое тактовой синхронизации, отличие заключается лишь в том, что в этом случаетретий канал (с детектором 4 и сопряженными с ним цепями и блоками) и импульс выдается для сдвига генератора 14 ндотставание,В случае, если произошел сбой синхронизации за счет временного пропадания сигнала (это случается гораздо реже, чем сдвиг фазы сигналов на один такт) все каналы устройства являются рассинфдзировднными после формирования сигнала с дешифрдтора 28. При этом по сигналу с дешифратора 28 разрешается работа элемента И 31, на вь:ходе которого появляется сигнал лишь в том случае, когда и второй и третий каналы несфазированы с контрольным сигналом (нет сигналов с элементов И 30 и 32, есть сигналы с элементов НЕ 33 и 34. По сигналу с элемента И 31 через в 1 орой элемент ИЛИ 22 анализатора 13 в данном случае (ко да нужное оптимальное направление подстройки неизвестно) формируется сигнал нд подстройку через блок 15 синхрониздции генератора 14 эталонного сигнала в одном. постоянном для устройства, направлении.При сбое синхронизации, вызванном временным (с произвольным временем) пропадднием сигнала, предлагаемое устройство работает аналогично, устройству- прототипу,Различение сбоя синхронизации и пакета ошибок достигается выбором интервалаПри выявлении сбоя синхронизации (независимо от причины) сигналом с анализатора 13 через элемент ИЛИ 11 в накопителе 10 стираются блоки, соответствующие интервалу, в котором обнаружен сбой синхронизации (К+1 блоков, где единица добавляется за счет блока, в котором произошел сбой синхронизации). Одновременно сигналом с элемента ИЛИ 11 из содержимого счетчика 5 вычитается количество импульсов, равное К+1 при фиксации им числа блоков данных (или в(К+1) - при фиксации им общего числа переданных импульсов),Сигналы со счетчиков б и 5 поступают в решающий блок 17, в котором определяется вероятность ошибки как отношения количества ошибок, зафиксированного счетчиком б, к Общему числу переданных импульсов, зафиксированному счетчиком 5, Блок 18 индикации отображает значение коэффициента Ошибок.Следует отметить, что при срабатывании в случае сбоя синхронизации дешифратора 28 сигналом с него сбрасывается в исходное состояние через элемент ИЛИ 23 счетчик 25 анализатора 13, с помощью чего устройства готово после этого момента к дальнейшей подстройке по тому же принципу(если в этот текущий момент синфазность на достигнута).Кроме того, элемент ИЛИ 22 анализатора 13 мокет вторым входом быть присоединен не к элементу И 30, а к элементу И 32, при этом изменяется направление подстройки устройства в случае сбоя синхронизации по причине временного пропадания сигнала (то есть когда сдвиг происходит не на смежную посылку, а на непредсказуемое число тактов и в непредсказуемом направлении),При сбое синхронизации за счет временного пропадания сигнала, если очередная подстройка не приводит к синхронизму, осуществляется Очередное стирание К+1 блоков данных и подстройка продолжается по вы шеописан ному алгоритму.Формула изобретения 1. Устройство для измерения коэффициента ошибок в цифрсвых трактах передачи информации, содержащее первый счетчик, последовательно соединенные генератор контрольного сигнала, детектор ошибок, блок выбора интервалов, накопитель, второй счетчик, решающий блок и блок индикации и последовательно соединенные анализатор структуры сигнала несовпадений, блок синхронизации и генератор эталонного сигнала, выход первого счетчика подключен к другому входу решающего блока, о тл и ч а ю щ е е с я тем, что, с целью 5 10 15 20 25 30 35 40 45 50 55 уменьшения времени измерения за счет уменьшения времени установки синхронизации, в него введены элемент ИЛИ, третий счетчик, последовательно соединенные второй детектор ошибок и четвертый счетчик, выход которого подключен к первому входу анализатора структуры сигнала несовпадений, и последовательно соединенные элемент задержки, третий детектор ошибок и пятый счетчик, выход которого подключен к второму входу анализатора структуры сигнала, первый выход которого подключен к первому входу элемента ИЛИ, а второй выход подключен к второму входу элемента ИЛИ и к другому входу блока синхронизации, третий вход соединен с выходом третьего счетчика, а четвертый вход соединен с выходом блока выбора интервала, с первым входом первого счетчика и с объединенными вторыми входами третьего, четвертого и пятого счетчиков, первый вход первого детектора ошибок объединен с первыми входами второго и третьего детекторов ошибок, выход первого детектора ошибок подключен к первому входу третьего счетчика и к второму входу накопителя, третий вход которого соединен с выходом элемента ИЛИ и с вторым входом первого счетчика, выход генератора эталонного сигнала подключен к второму входу второго детектора ошибок и к входу элемента задержки, второй выход которого подключен к второму входу первого детектора ошибок. 2. Устройство по п.1, о т л и ч а ю щ е ес я тем, что анализатор структуры сигнала несовпадений содержит последовательно соединенные генератор чисел, первый блок сравнения, первый счетчик, первый дешифратор, первый элемент И, первый элемент НЕ, второй элемент И и первый элемент ИЛИ. другой вход которого соединен с выходом первого элемен га И, последовательно соединенные второй блок, сравнения, второй элемент ИЛИ, второй счетчик, второй дешифратор, третий элемент И и второй элемент НЕ, выход которого подключен к второму входу второго элемента И, третий вход которого соединен с выходом второго дешифратора, последовательно соединенные третий блок сравнения, третий счетчик и третий дешифратор, выход которого подключен к другому входу третьего элемента И, выход втооого блока сравнения подключен к другому входу второго счетчика, выход второго дешифратора подключен к другим входам первого элемента И и второго элемента ИЛИ, выход генератора чисел подключен к первым входам второго и третьего блоков сравнения, первым, вторым и третьим входами анализатора структуры сигнала1674394 10 пюбпя юслаою несовпадений являются соответственно вторые входы первого, третьего и второго блоков сравнения, первым выходом является выход первого элемента И, а вторым выходом - выход третьего элемента И.