Устройство для сопряжения источника и приемника информации

СОЮЗ СОГ 4 ЕТСКИХСОЦИАЛИС 1 ИЧГСКИХРЕСПУБЛИК 50. 6 Об Р 13/О ййИТИ-Т :-1,БПИ ТЕНИЯ ОБ ИС/НИЕ А Изобретение от ой технике и може ачестве устройства феризации данных акже для сопряженирение функ- счет возмож- Выходного уктурная схея источника и фиг, 2 - струк я записью; на ющие работу ет следующим обрар 1 Поступающее иэ ресно-информаци ся в нем на адрес сточника в регис нное слово раэдинформацию Адмирователя 2 приз дешифратора 10 ратора 11 ыи за- ков ет на вход фор иси, на вход й вх )д дешиф 4 а ю- апопоступ ков. за адресн 4 а ГОСУДАРСТОЕННЫИ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ СКОМУ СВИДЕТЕЛЬСТВУ(56) Авторское свидетельство СССРМ 1522220, кл, 6 06 Р 13/00, 30.08,8(54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ИСТО 4 НИКА И ПРИЕМНИКА ИНФОРМАЦИИ (57) Изобретение относится к вычислительной технике и может быть использовано в качестве устройства преобразования и буосится к вычислитель- быть использовано в преобразования и бусис 1 ел 4 ах контроля, а ЭВМ с каналами связи,Цель изобретения - расшциональных возможностей заности регулированияинформационного потока,На фиг, 1 изображена стрма устройства для сопряжениприемника информации; натурная схема блока управленифиг, 3 - диаграммы, почсняблока управления записью.Устройство сопряжения источниприемника информации содержит перегистр 1, формлрователь 2 признакописи, первый счетчик и группу и счетч3.1 - З,п + 1, первый буферный запомищий блоки, первую группу буферных зминающих блоков 4 1 - 4 и1, вт 1658164 А 1 феризации данных в системах контроля, а также для сопряжения ЭВМ с каналами связи, Цель изобретения - расширение функциональных возможностей эа счет возможности регулирования выходного информационного потока, Устройство содержит два регистра, форм и ро вател ь признаков записи, и+1 группу счетчиков записи, две группы буферных запоминающих блоков, три группы коммутаторов, группу блоков управления записью, два дешифратора, счетчик, триггер, три коммутатора, 3 ил,буферный запоминающий блок и вторую группу буферных запоминающих блоков 5 1 - 5 и + 1, второй коммутатор и первую группу и коммутаторов 6.1 - б.п1, третий коммутатор и вторую группу и коммутаторов 7.1 - 7 и + 1, третью группу коммутаторов 8.1 - 8.п + 1, группу блоков 9,1 - 9.п + 1 управления записью, первый 10 и второй 11 дешифраторы, второй счетчик 12, триггер 13, второй регистр 14, первый 15. четвертый 16 и пятый 17 коммутаторы,Блок управления записью содержит два земента 18 и 19 задержки элемент И 20 и дновибратор 21Устроиство работаИнформация с выхода регистрапоступает на информационные входы дешифратора 11 и коммутаторов 8,1 - 8,п ь 1. Дешифратор 10 при поступлении фиксированного адреса, свидете ьствукщего об окончании цикла записи-. итывания устройства, выдает сигнал для обнуления гчет чиков 12 и 3,1 - З,п 1 1 и переключения триггера 13, который управляет переключе. нием буферных запоминаюгцих блоков 4.1 - 4.п + 1 в режиме записи (или считывания) и буферных запоминающих блоков 5 1 - Б.п+ 1 в режим счигывания Сили записи) в зависимости от состояния выходов, 11 ап,ил.,р, исходное состояние триггера 13 "01", при этом буферные запоминающие блоки 4,1 - 4,п ь 1 находягся в режиме записи, а буферные запоминающие блоки 5 1 - 5.п+ 1 находятся в оежиме считывания, Гри этом к выходу коммутатора 15 подключается его второй информационный вход, связанный с выходом коммутатора 17, к первым выходам кослмутаторов 8.1 8,п+связанны л с входами выходами буферных запоминающих блоков 4.1 - 4.п 1 1 подклю азтся их инфортлационные входы, к выходам коммутаторов 6 1 - 6.п + 1 подлючаюс; я их первые инфгомационные входы, .вязанн,ь, с виодали счетчиков 3.1 З.л ь " зыходай комму ягоров 7. - 7,п1 подключаются их вторые инфор лэционньс вход; сн;.;знные с аыходолл счетчика 12. В сост,етс вии; адресом, поступаю члм в Формировател . 2 признов записи, на эго выоды госгупает код, кранс.йся в посгояннгл;,а ол иплющем усгройстве по этому адресу. Пр,: наличиив ,нпл 1 или нескольких,взрядах постоянного запоминающ.го ус,рой-,тва, соответствующих выходов формировэеля 2 признаков записи, поступают сигналы на вторые входы соответствуюсцих блоков 9.1 - 9,п ь 1 управления записью, иг, ЗО), а на первые входы пэстугает адресно в оор,"лзционнг е слсво (фи, 3;л Адрес со информационное слово после одновибратора 21 и линии 18 задержки поступает на один из входов злеглента И 20 (фиг Зв)На первых и вторых выходах ссь ветствующих блоков 9.1 - 9.л + 1 уды, аления записью формируются стробы записи, поступающие на счетные входы сос,тветствующих счгтчиков 3,1 - 3 и + 1 афпг, Зг)на вторыуправляющие входы соотяс;ствующих буферных запоминающих блоков 1, - 4.п + 1, 5,1 - 5 и + 1 (фиг, Зд). Ра выодах соответствующих счетчиков 3.1 - З.п . 1 формируются адреса записи,Адреса записи через коммутаторы 6. - 6 п + 1 поступают на адресные входы, а информация через коммутаторы 8,1 - 8,п + 1 -5 10 15 20 25 0 35 л 0 45 50 55 на входы -выходы буферных запоминающих блоков 4,1 - 4,п + 1, Запись информации происходит в те буферные запоминающие блоки, на управляющих входах которых сформированы стробы записи. Таким образом, поступившие адресно- информационное слово записывается в одно или нескольс буферных запоминающих блоков.Параллельно с записью информации в буферные запоминающие блоки 4.1 - 4 п + 1 происходит считывание информации одного иэ буфернь х запоминающих блоков 5,1 - 5.п + 1 следующим образом, Буферный запоминающий блок, из которого дол:кна быть считана ин Ьпрлация, определяется источником инфо,мации (например, цифровой вычислительной си темой), который по результатам ми притмического и аппаратурного контроля функциональчых подсистем в конце каждого цикл . з; виси-считывания формирует команду на выбор буферного запоминающего блока, соп ровождаемую фиксированным адресом, Адресно -информационное слово, содержагце кс;манду на выбор буферноо запоминаюцего блока, поступает на вход дешифратора 11, а сформулированный им признак номера буерного запоминающего блока записывается в регистр 14 и там хранится до поступления очередной коланды с фиксированным адресомУправляющил сигналом с одного из выодов регигггра 14 вход-выход выбранного ггфсрного запоминающего блока подключатся эрез коммутаторы 17 и 15 к выходу устройства.Для считывания информации на вход считывания устройства из приемника поступаот сигналы считывания. Счетчик 12 при поступлении каждого очередного сигнала считывания формирует адрес считывания, который через коммутаторы 7,1 - 7.п + 1 псступле на адресные входы буферных запс минагпщих блоков 5,1 - 5.п + 1. Считывание из выбранного буферного запол пнающего блока осуществляется по каждому сигналу считывания, Информация из буферных запоминающих блоков 5,1 - 5,п1 поступает на информационные входы с. ммутатора 17 и далее через коммутатор 15 на выход устройства,При поступлении на дешифратор 10 фиксированного адреса, свидетельствуюго об окончании цикла записи - считывания устройства, происходит установка с оветчиков 12 и 3.1 - З,п + 1 в исходное состояние и смена состояния триггера 13 на "10". Триггер 13 переключает буферные запоминающие блоки 3 1 - 5,п 1 1 в режим записи. а буферные запоминающие блоки4,1 - 4.п+ 1 в режим считывания, при этом к выходу коммутатора 15 подключается его первый информационный вход, связанный с коммутатором 16, к вторым выходам коммутаторов 8.1 - 8,и - 1, связанным с входами - выходами буферных запоминающих блоков 5.1 - 5.и+ 1, подключаются их информационные входы, к выходам коммутаторов 6.1 - 6.и+ 1 подключаются их информационные входы, связанные с выходами сче. чиков 3.1 - З,и + 1. Запись и считывание информации происходит аналогично описанному,Устройство помимо буферизации принимаемой информации осуществляет регулирование выходного информационноЪ потока, что позволяет выбирать и передавать наиболее важную на текущий момент информацию передатчика и, таким образом, эффективно испольэовать пропускную способность и производительность приемника информации,Формула изобретения Устройство для сопряжения источника и приемника информации, содержащее два счетчика, триггер, с первого по пятый коммутаторы, два буферных запоминающих блока, блок управления записью, первый дешифратор, регистр, выход разрядов адреса которого соединен с входом первого дешифратора, выход которого соединен с входами обнуления первого и второго счетчиков, входом триггера, первый выход триггера соединен с первым управляющим входом первого коммутатора, с первым управляющим входом первого буферного запоминающего блока, с управляющим входом второго коммутатора, второй выход триггера соединен с первым управляющим входом второго буферного запоминающего блока, с управляющим входом третьего коммутатора, с вторым управляющим входом первого коммутатора, выход которого является выходом устройства для подключения к входу данных приемника, первый и второй информационные входы первого коммутатора соединены соответственно с выходами четвертого и пятого коммутаторов, информационные входы которых соединены соответственно с входами-выходами первого и второго буферных запоминающих блоков, вторые управляющие входы которых соединены с первым выходом блока управлоения записью, адресные входы первого и второго буферных запоминающих блоков соединены соответственно с выходами второго и третьего коммутаторов, первые информационные входы которых соединены с выходом первого счетчика, вторые информационные входы - с выходом второго счетчика, счет 5 10 15 20 25 30 35 40 45 50 55 ный вход первого счетчика соединен с вторым выходом блока управления записью, первый вход которого соединен с входом первого регистра и является информационным входом устройства для подключения к информационному выходу источника, вход второго счетчика является входом устройства для подключения к выходу считывания приемника, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет возможности регулирования выходного информационного потока, в него введены второй дешифратор, второй регистр, две группы по и коммутаторов, третья группа иэ и+ 1 коммутаторов, группа из и счетчиков, группа из и блоков управления записью. две группы по и буферных запоминающих блоков, формирователь признаков записи, вход которого соединен с выходом разрядов адреса первого регистра и адресным входом второго дешифратора, первый выход формирователя признаков записи соединен с вторым входом первого блока управления записью, а остальные и выходов соединены с первыми входами соответствующих и блоков управления записью группы, вторые входы которых соединены с входом устройства для подключения к информационному выходу источника, первые выходы и блоков управления записью группы соединены со счетными входами соответствующих и счетчиков группы, выходы которых соединены с первыми информационными входами соответствующих и коммутаторов первой и второй групп, вторые информационные входы которых соединены с выходом второго счетчика, выходы и коммутаторов первой и второй групп соединены с адресными входами соответствующих и буферных запоминающих блоков соответственно первой и второй групп, вторые управляющие входы которых соединены с вторыми выходами соответствующих и блоков управления записью, входы - выходы и буферных запоминающих блоков первой и второй групп соединены соответственно с информационными входами четвертого и пятого коммутаторов, управляющие входы которых соединены с соответствующими выходами второго регистра, вход которого соединен с выходом второго дешифратора, информационный вход которого соединен с информационным выходом первого регистра и с информационными входами и + 1 коммутаторов третьей группы, первые выходы которых соединены с соответствующими входами четвертого коммутатора, вторые выходы и + 1 коммутаторов третьей группы соединены с соответствующими входамиЗаказ 1714 Тираж 410 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ ССС 113035, Москва, Ж, Раушская наб 4/5 изводственно-издательский комбинат "Патент", г, Ужгород, ул.Г нэ. 1