Шифратор

(57) Изобретение отновычислительной техни ся к автоматике и и может быть исГОСУДАРСТВЕ ННЪЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(56) Авторское свидетельсЬ 1336248, кл. Н 03 М 7/Авторское свидетельсЬЬ 1439748, кл. Н 03 М 7/ пользовано в системах обработки и передачи цифровой информации, Цель изобретения - повышение быстродействия шифратора. Шифратор содержит блок 1 мультиплексирования, элемент И 2, первый буферный регистр 3, элемент ИЛИ 4, первый регистр 7 сдвига, распределитель 8 импульсов, второй регистр 9 сдвига, блок 10 шифрации, элемент 11 задержки, второй буферный регистр 12 и триггер 13, группу 14 информационных входов, управляющий вход 15, вход 16 сброса, группу 17 информационных выходов и управляющий выход 18 шифратора. 4 ил,Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах обработки и передачи цифровой информации.Цель изобретения - повышение быстродействия шифратора,На фиг, 1 изображена схема шифратора; на фиг. 2 и 3 - схемы соответственно распределителя импульсов и блока шифрации; на фиг. 4 - временные диаграммы расоты шифратора,Шифратор содержит блок 1 мультиплексирования, элемент И 2, первый регистр 3, элемент ИЛИ 4, генератор 5 тактовых импульсов, блок 6 коммутации, первый регистр 7 сдвига, распределитель 8 импульсов, второй регистр 9 сдвига, блок 10 шифрации, элемент 11 задержки, второй буферный регистр 12 и триггер 13, Шифратор имеет группу 14 информационных входов, управляющий вход 15, вход 16 сброса, группу 17 информационных выходов и управляющий выход 18,Блок мультиплексирования построен на группе 19 логических элементов И-НЕ с открытым коллектором на выходе и блоке 20 резисторов,Блок коммутации построен на основе группы 21 логических элементов И-НЕ с открытым коллектором на выходе, резисторе 22 и инверторе 23.Распределитель импульсов содержит регистр 24 сдвига, элемент ИЛИ - НЕ 25, а также синхровход 26, группу 27 выходов и выход 28.Формирователь стробирующих импульсов содержит группу 29 элементов ИЛИ и имеет группу 30 выходов,Первые входы элементов И - НЕ группы 19 являются информационными входами блока мультиплексирования, Вторые входы каждых К элементов И - НЕ 19 объединены и являются управляющими входами блока мультиплексирования. Выходы 1-х элементов И-НЕ 19 каждой группы (1-1,К) подключены к одному из резисторов блока 20 и являются 1-м выходом блока 1 мультиплексирования,Первые входы элементов И-НЕ группы 21 являются информационными входами блока 6 коммутации. Вторые входы элементов груг,пы 21 являются управляющими входами блока 6 коммутации. Выходы элементов И-НЕ объединены и подключены к резистору 22 и входу инвертора 23, выход которого является выходом блока 6 коммутации.Синхровход регистра 24 сдвига являет. ся синхровходом распределителя 8 импульсов, группа выходов которого соединена с 5 10 15 20 25 30 40 45 50 выходами регистра 24 сдвига и входами элемента ИЛИ - НЕ 25, выход которого подключен к информационному входу регистра 24 и является выходом распределителя 8 импульсов.Группа 14 состоит из и информационных входов, разбитых на группы по М входов в каждой, причем количество групп пlМ должно быть меньше или равно количеству входов в группе М. Количество информационных входов блока б коммутации и количество выходов формирователя стробирующих равно к, Количество выходовруппы 27 распределителя 8 импульсов определяется количеством двоиччых разрядов, необходимых для представления в выходном коде числа К. Так, для шифратора, преобразующего 256-разрядный унитарный входной код (единица в одном из 256-ти разрядов) в 8-разрядный двоичный код, группа 27 распределителя 8 импульсов содержит 4 выхода (256 входов разбито на 16 групп по 16 входов в группе, для представления К=15 в двоичном коде необходимо 4 разряда).Блок 10 шифрации содержит группу 29 из логических элементов ИЛИ, выходы которых являются группой 30 выходов блока 10. Первые входы группы 29 логических элементов ИЛИ объединены и являются входом 28 блока 10, 0+1)-й вход 1-го элемента группы 29 логических элементов ИЛИ, содержащего единицу в 1-м разряде числа 1, представленном в выходном коде шифратора. подключен к 1-му входу группы 27 входов блока 10. где )-О щ (т - количество единиц в числе 1, представленном в выходном коде шифратора); 1=О,К: 1=05 (Я - количество двоичных разрядов, необходимых для представления в выходном коде числа К - 1).Например, при К=16 третий элемент ИЛИ (1-3) группы 29 имеет три входа (а, поэтому )+1=1.,3), причем первый вход подключен к второму входу блока 10, второй вход подключен к первому входу группы 27 входов, а третий - к второму входу этой группы (фиг, 3).Шифратор работает следующим образом.В исходном состоянии на управляющем входе 15 шифратора присутствует лог."0", который, пройдя через элемент И 2, запрещает работу генератора 5 тактовых импульсов. Триггер 13 находится в сброшенном состоянии, т, е, на его инверсном выходе присутствуег лог."1", Потенциал лог."1" на выходе 28 распределителя 8 импульсов, постуг ая на вход блока 10, переводит его выходы в единичное состояние. Все элементы51 О 15 20 25 30 35 40 45 50 55 И-НЕ группы 19 открыты единичными потенциалами, поступающими с выходов блока 10,Временные диаграммы работы шифратора, когда на его входах присутствует код, содержащий единицу в десятом разряде шестой группы, приведены на фиг, 4,Работа шифратора начинается по сигналу на входе 15, который пройдя через элемент И 2, разрешает работу генераторэ 5 тактовых импульсов и записывает в регистр 3 состояние выходов блока 1 мультиплексирования. В рассматриваемом случае это будет лог."0" в десятом разряде на фоне лог."1" во всех остальных разрядах,Фронт импульса с выхода генератора 5, поступая на синхровход распределителя 8 импульсов, вызывает появление на его первом выходе группы выходов 27 лог."1", которая, поступая на входы соответствующих элементов ИЛИ группы 29, вызывает появление на выходах блока 10 кода А=1010 1010 1010 1010.Код А, поступая на управляющие входь блока 1 и .блока 6, вызывает появление лог."0" и лог."1" соответственно на выходе элемента ИЛИ 4 и выходе блока 6 коммутации,По спаду тактового импульса первый и пятый разряды выходного кода шифратора записываются соответственно в регистры 7 и 9, Следующий фронт тактового импульса переключает распределитель 8, выходные сигналы которого вызывают появление на выходах блока 10 кода В=1100 1100 1100 1100,Код В, поступая на управляющие входы блока 1, разрешает прохождение входных сигналов во второй, третьей, шестой, седьмой, десятой, одиннадцатой, четырнадцатой и пятнадцатой группах элементов И - НЕ. Единица на десятом входе шестой группы элементов И - НЕ вызывает появление единицы на выходе элемента ИЛИ 4, лог."1" появляется также и на выходе блока 6 коммутации, так как десятый элемент группы 21 логических элементов И-НЕ открыт и разрешает прохождение лог."1" с десятого входа блока 6 на его выход.Спадом тактового импульса в регистрах 7 и 9 фиксируются второй и шестой разряды выходного кода шифратора. В последующих двух тактах работы шифратора в регистры 7 и 9 записываются третий, четвертый, седьмой и восьмой разряды выходного кода шифратора, При этом на выходах формирователя 10 последовательно устанавливаются коды С=1111 0000 1111 0000 и 0=1111 1111 0000 0000, Последний тактовый импульс вызывает появление фронта на выходе 28 распределителя 8, который записывает в регистр 12 состояние выходов регистров 9 и 7 и, пройдя через элемент 11 задержки, устанавливает триггер 13 в единичное состояние, Элемент 11 имеет время задержки, равное времени переключения регистра 12, Лог."0" на инверсном выходе триггера 13, пройдя через элемент И 2, останавливает работу генератора 5 тактовых импульсов.Формула изобретенияШифратор, содержащий блок мультиплексирования, входы которого являются информационными входами шифратора, выходы блока мультиплексирования соединены с соответствующими информационными входами первого буферного регистра, триггер, вход сброса которого является входом сброса шифратора, инверсный выходтриггера соединен с первым входом первого элемента И, второй буферный регистр, выходы которого являются информационными выходами шифратора, генератор тактовых импульсов, элемент ИЛИ, элементзадержки, о т л и ч а ю щ и й с я тем, что, с целью повышения быстродействия шифратора, в него введены регистры сдвига, распределитель импульсов, блок шифрации и блок коммутации, выходы первого буферного регистра соединены с соответствующимиинформационными входами блока коммутации. выход которого соединен с информационным входом первого регистра сдвига, выходы которого соединены с соответствующими первыми информационными входами второго буферного регистра, входы элемента ИЛИ подключены к соответствующим выходам блока мультиплексирования, выход элемента ИЛИ соединен с информационным входом второго регистра сдвига, выходы которого соединены с соответствующими вторыми информационными входами второго буферного регистра. выход элемента И соединен с синхровходом первого буферного регистра и управляющим входом генератора тактовых импульсов, выход которого соединен с синхровходами регистров сдвига и распределителя импульсов, выходы которого соединены с соответствующими входами блока шифрации, синхровход второго буферного регистра объединен с входом элемента задержки и подключен к последнему выходу распределителя импульсов, выход элемента задержки соединен с синхровходом триггера, выходы блока шифрации соединены с соответствующими управляю цими входами блока мультиплексирования и блока1656587 Фиг г коммутации, второй вход элемента И и прямой выход триггера являются соответственот ОщЫ гтг д 273 87.4но управляющими входом и выходом шифратора,Я 7.1 372 273 3741656687 Составитель О,НеплохоеТехред М,Моргентал Корректор Т.Палий Редактор Е.Копча Заказ 2057 Тираж 463 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва. Ж, Раушская наб 4/5 Производственно-издательский комбинат "Патент", г. Ужгород. ул.Гагарина, 101