Устройство асинхронного сопряжения цифровых сигналов

Номер патента: 1649681

Авторы: Виноградов, Глухов, Ларин, Финагентов

ZIP архив

Текст

(51)5 Н 04 3 3/00, 3/О ГОСУДАРСТВЕННЫИ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТПРИ ГКНТ СССР фЦЮЦД . Ы 4 бЛИ ОП Е ИЗОБРЕ Е ТОРСКОУУ СВИДЕТЕЛЬСТВ(71) Ленинградский электротехнический институт связи им, проф, М.А.Бонч-Бруевича(54) УСТРОЙСТВО АСИНХРОННОГО СОПРЯЖЕНИЯ ЦИФРОВЫХ СИГНАЛОВ(57) Изобретение относится к электросвязи.Цель изобретения - повышение пропускнойспособности тракта передачи, Устройствоасинхронного сопряжения цифровых сигналов содержит на передающей стороне блок Изобретен и и может быть исп де синхронных д вые тракты сист импульсно-кодо Целью изоб ние пропускной чи, оль воич ои рет по структурные ва асинхронгналов на пеедставленмы устройсифровых синой сторонинхронногов содержитзапускамый распрер 4, преоторого вхо яжения на передаю- управления еделитель 2, разователь 5 ят первый и вый и второй и На фиг, 1 и 2 пр электрические схе ного сопряжения ц редающей и прием Устройство ас цифровых сигнало щей стороне блок(БЗУ) 1, управляв блок памяти 3, код кода, в состав ко второй элементы Иосится к электросвязи овано при вводе-вывоных сигналов в цифродельта-модуляцией и одуляцией.ия является повышебности тракта передазапуска и управления, управляемый распределитель, блок памяти, кодер, преобразователь кода и блок асинхронного сопряжения передачи, а на приемной стороне два детектора, два блока памяти, управляемый распределитель, генератор тактовой частоты, блок запуска и управления, блок асинхронного сопряжения приема, счетчик и блок вывода информации. Цель достигается путем исключения канала согласования скоростей, т.е, исключения в каждом цикле передачи единичных интервалов служебной информации о согласовании скоростей. Устройство также отличается выполнением преобразователя кода, состоящего из двух элементов ИЛИ, двух элементов И и двух элементов НЕ. 1 з.п. ф-лы, 2 ил. элементы И 8 и 9 и первый и второй элементы НЕ 10 и 11, а также блок асинхронного сопряжения передачи (АСП) 12, а на приемной стороне - детектор 13, дополнительный детектор 14, первый и второй блоки памяти 15 и 16, управляемый распределитель 17, генератор 18 тактовой частоты, блок запуска и управления 19, блок асинхронного сопряжения приема 20, счетчик 21 и блок вывода 22 информации,Сущность изобретения состоит в исключении канала согласования скоростей, т.е. в исключении в каждом цикле передачи единичных интервалов служебной информации о согласовании скоростей,Информацию о согласовании скоростей (в прототипе и данном устройстве это информация об отклонении числа единичных интервалов полезной информации в цикле10 15 20 30 35 40 45 50 55 передачи от прогнозируемого числа) передают путем комбинированного кодирования полезной информации цикла передачи с защитой от ошибок заданной кратности. На передающей стороне устройства в блоке запуска и управления 1 формируют цикловые опорные импульсы с частотой следования 1 н/пй. Другими словами организуют так называемые гиперциклы, существенно превышающие по длине используемые в прототипе сверхциклы и содержащие в своем составе п 1 циклов передачи (величина е зависит от взаимной нестабильности сопрягаемых частот и на практике :100), т.е. циклы такой максимальной длины М = п 1 й, при которой влияние нестабильности сопрягаемых частот не приводит к сбоям числа интервалов полезной информации в них по сравнению с прототипом. В циклах передачи(длиной й элементов) полезную информацию кодируют с защитой от ошибок заданной кратности, При этом, если в гиперцикле число единичных интервалов полезной информации не отличается от прогнозируемого, то передающая сторона устройства выдает в циклах передачи разрешенные комбинации выбранного кода. Если же это число отличается от прогнозируемого, то на выходе передающей стороны устройства в каждом цикле передачи формируются комбинации, инверсные разрешенным (запрещенные комбинации); При этом сам переход к кодированию комбинации того или иного типа является служебной информацией о согласовании скоростей, На приемной стороне устройства декодируют разрешенные или запрещенные комбинации циклов передачи каждого гиперцикла, При декодировании восстанавливают также исходную информацию. При этом в одной из параллельных ветвей восстанавливается информация в случае кодирования разрешенными комбинациями, в другой - в случае кодирования запрещенными комбинациями. На регенерированной частоте осуществляют вывод информации, декодированной в той ветви, где было обнаружено меньше ошибок.Устройство асинхронного сопряжения цифровых сигналов работает следующим образом.Синхронный двоичный сигнал, следующий с тактовой частотой 5 с, вводится в цифровой канал связи, характеризуемый частотой 1 н несущей последовательности Начало работы устройства фиксируется на передаче моментом совпадения тактового импульса частоты 1 н/Й, где Й - длина цикла передачи, в блоке запуска и управления 1, на одном из выходов которого формируются опорные импульсы с частотой следования н/а М в соответствии с заданной длиной М = К т гиперцикла.После включения устройства блок АСП12 обнуляется и затем начинает работу по первому опорному импульсу частоты 1 н/щй. Это обеспечивает работу устройства, начиная с первого информационного цикла каждого сверхцикла. Счет последующих информационных циклов в пределах каждого сверхцикла осуществляется по опорным импульсам.Фактическое число элемейтов в информационном цикле может отличаться от прогнозируемого вследствие относительной девиации частот 5 с и 1 н или вследствие постоянного фазового сдвига фактической и прогнозируемой последовательностей. В соответствии с информацией об отклонении числа элементов в информационном цикле от прогнозируемого блок АСП 12 выдает единичный сигнал по одному из трех выходов, подключенных ко входам элемента ИЛИ 6 преобразователя 5 кода. При этом по 5 двум другим выходам выдаются нулевыесигналы, Сигналы на указанных выходах блока АСП 12 несут одну из следующих команд: вычесть один элемент из прогнозируемого количества элементов в информационном цикле; прибавить один элемент (логический ноль) к прогйозируемому количеству элементов в информационном цикле; прибавить один элемент (логическую единицу к .прогнозируемому количеству элементов в информационном цикле,Эти команды объединяются через элемент ИЛИ 6, на выходе которого появляется единичный сигнал в любом случае отклонения числа единичных информационных интервалов полезной информации в информационном цикле от прогнозируемого числа.Опорными импульсами с выхода блоказапуска и управления 1 запускается управляемый распределитель 2, который тактируется импульсами тактовой частоты 1, С помощью управляемого распределителя 2 осуществляется запись информации в блок памяти 3, имеющий (и+ 1) ячеек, Информационная часть цикла передачи (длина цикла передачи М = (и + 1)/ т элементов) считывается из блока памяти 3 в кодер 4 "быстрыми" тактовыми импульсами (БТИ), формируемыми в блоке запуска и управления 1. При этом частота их следования превышает канальМ+ную частоту 1 не менее, чем в 2 раз, где Я - избыточность, необходимая для кодирования информации циклов передачи с защитой от ошибок заданной кратности К, Поддействием БТИ в кодере 4 формируются комбинации псевдослучайной последовательности (ПСП), соответствующие информации цикла передачи, длина которого Й элементов, и имеющие избыточность Я, необходимую для кодирования информации с защитой от ошибок заданной кратности К,С выхода кодера 4 на несущей частоте 1 н комбинации поступают на входы первого элемента И 8 и второго элемента НЕ 11 преобразователя 5 кода, с выхода элемента НЕ 11 инвертированные комбинации поступают на вход второго элемента И 9. Сигналы на выходе передающей части устройства появляются на выходе элемента ИЛИ 7, объединяющего сигналы либо с выхода элемента И 8, либо с выхода элемента И 9 в зависимости от наличия сигнала на других входах элементов И 8 и 9, Сигналы на этих входах (сигналы об отклонении числа информационных интервалов от прогнозируемого) взаимообратны и представляют собой прямые и инвертированные элементы НЕ 10 сигналы с выхода элемента ИЛИ 6, В результате на выходе устройства формируются разрешенные или запрещенные комбинации в циклах передачи каждого гиперцикла в зависимости от того имеется отклонение действительного числа интервалов в информационном цикле от прогнозируемого числа или нет.На приемной стороне устройства комбинации ПСП параллельно обрабатываются в декодерах 13 и 14. Перед началом сеанса связи на передающей стороне формируется служебная кодовая комбинация - участок ПСП длиной М + Я элементов (соответствующая информационной комбинации, состоящей из нулей, поступающих из обнуленного блока памяти 3). По этому участку ПСП, принятому декодером 13, в блоке запуска и управления 19 осуществляется однократное за сеанс связи начальное фазирование опорных импульсов приемной и предающей сторон устройства, позволяющее осуществить прогнозирование и на приеме и на передаче синфазно, После этого блок запуска и управления 19 начинает формировать им,пульсы частоты Ь/М и "быстрые" тактовые импульсы. В декодерах 13 и 14 происходит декодирование с обнаружением и исправлением ошибок заданной кратности К как для случая кодирования информации разрешенными комбинациями, так и для случая кодирования запрещенными комбинациями.Сигналы наличия несовпадений (ошибок) поступают с выхода декодера 13 на вход счетчика 21, в котором происходит подсчитывание числа циклов передачи с ошибками в гиперцикле при декодировании разрешенных комбинаций. Если это числОравно (гп/2 + 1), то на выходе счетчика 21 формируеТся единичный сигнал, который служит в дальнейшем указанием на то, что истинной будет информация, восстановлен 5 10 ная в другой ветви, т,е. в декодере 14.Информация циклов передачи, восстановленная при прямом и обратном декодировании с выходов декодеров 13 и 14 записываются в блоки памяти 15 и 16, Считывание информации с того или иного блока 15 20 асинхронного сопряжения приема 20 формирует сигнал на соответствующее увеличение или уменьшение тактовой частоты относительно ее номинального значения,Управляемый распределитель 17 запускается опорными импульсами с выхода блока запуска и управления 19, а тактируется регенерированной тактовой частотой, поступающей с выхода генератора 18 тактовой частоты. С помощью управляемого распределителя 17 иэ блоков памяти 15 и 16 через 2530 блок вывода 22 информации происходитсчитывание восстановленного синхронногодвоичного сигнала. Формула изобретения 1. Устройство асинхронного сопряжения цифровых сигналов, содержащее на передающей стороне последовательно соединенные управляемый распределитель, блок памяти, кодер и преобразователь кода, к управляющим входам которого подключены выходы команд управления блока асинхронного сопряжения передачи, ко входам которого подключены соответственно 40 45 другой выход блока памяти и выходы сигнала тактовой частоты, опорных импульсов и 50"быстрых" тактовых импульсов блока запуска и управления, выход сигнала канальной частоты которого соединен с первым управляющим входом кодера,.ко второму управляющему входу которого подключен выход 55"быстрых" тактовых импульсов блока запуска и управления, который соединен с соответствующим входом блока памяти, а к управляющим входам управляемого распределителя подключены соответственно выход сигнала тактовой частоты и выход памяти (15 и 16) осуществляется на регенерированной тактовойчастоте в зависимости от наличия сигнала на выходе счетчика 21, который поступает на управляющий вход блока вывода 22 информации, на другие входы которого поступает считываемая информация из блоков памяти 15 и 16,Номинальное значение частоты генератора 18 тактовой частоты соответствует случаю, когда в информационном цикле содержится и элементов. В случае, когда в информационном цикле фактически содер- . жится (и+1) или (и - 1) элементов блокопорных импульсов блока запуска и управления, а на приемной стороне - последовательно соединенные декодер и блок памяти, ко входам записи которого через управляемый распределитель подключен выход генератора тактовой частоты, к управляющим входам которого подключены соответствующие выходы блока асинхронного сопряжения приема, к управляющим входам которого подключены соответственно выход опорных импульсов и выход "быстрых" тактовых импульсов блока запуска и управления, который соединен с соответствующим входом детектора, другой выход которого подключен ко входу блока запуска и управления, выход опорных импульсов которого соединен с другим входом управляемого распределителя, о т л и ч а ю щ е е с я тем, что, с целью повышения пропускной способности. тракта передачи, на приемной стороне введены последовательно соединенные дополнительный детектор, дополнительный блок памяти и блок вывода информации, а также счетчик, при этом дополнительный выход детектора через счетчик соединен с управляющими входами блока асинхронного сопряжения приема и блока вывода информации, к другому входуф которого подключен выход блока памяти, входы записи когорого соединены с соответствующими входами дополнительного блока памяти, информационный вход деко дера соединен с соответствующим входомдополнительного детектора, к управляющим входам которого подключены соответственно выход "быстрых" тактовых импульсов и дополнительный выход опор ных импульсов блока запуска и управления,который соединен с соответствующим входом декодера,2, Устройство по п.1, о т л и ч а ю щ е е с я тем, что преобразователь кода выполненв виде последовательно соединенных первого элемента ИЛИ, первого элемента НЕ, первого элемента И, второго элемента ИЛ И, к другому входу кото рого подключен выход первого элементаИЛИ через второй элемент И, к другому входу которого подключен выход второго элемента НЕ, вход которого соединен с другим входом первого элемента И и является вхо дом преобразователя кода, управляющимивходами и выходом которого являются три входа первого элемента ИЛИ и выход второго элемента ИЛИ.1649681Составитель В.Евдокимоваактор М.Самерханова Техред М.Моргентал Корректор М,Пож Заказ 1873 Тираж 403 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ ССС 113035, Москва, Ж, Раушская наб 475кий комбйнат Патент", г. Ужгород, ул.Гагароизводственно-изда

Смотреть

Заявка

4341187, 02.12.1987

ЛЕНИНГРАДСКИЙ ЭЛЕКТРОТЕХНИЧЕСКИЙ ИНСТИТУТ СВЯЗИ ИМ. ПРОФ. М. А. БОНЧ-БРУЕВИЧА

ГЛУХОВ АРНОЛЬД НИКОЛАЕВИЧ, ВИНОГРАДОВ ВИТАЛИЙ БОРИСОВИЧ, ЛАРИН ЮРИЙ ВЯЧЕСЛАВОВИЧ, ФИНАГЕНТОВ АНАТОЛИЙ ВЯЧЕСЛАВОВИЧ

МПК / Метки

МПК: H04J 3/00, H04J 3/06

Метки: асинхронного, сигналов, сопряжения, цифровых

Опубликовано: 15.05.1991

Код ссылки

<a href="https://patents.su/5-1649681-ustrojjstvo-asinkhronnogo-sopryazheniya-cifrovykh-signalov.html" target="_blank" rel="follow" title="База патентов СССР">Устройство асинхронного сопряжения цифровых сигналов</a>

Похожие патенты