Устройство поиска числа

(51)5 С 06 С 7/02 ОПИСАНИЕ ИЗОБРЕТЕНИЯ ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР К АВТОРСКОМУ СВИДЕТЕЛЬСТ(21) 4666356/24 (22) 27.03.89 (46) 15.05.91. Бюл. У 18 (72) С.Н.Лобков, И.Т.Мирзоев, ВП.Ткачев, Г.И.Климкович, С.А.Гагкуев и С.В,Орлов . (53) 681.325.5(0888) (56) Авторское свидетельство СССР В 830373, кл,. С 06 С 7/02, 1978.Авторское свидетельство СССР В 1117630, кл, С 06 С 7/021983ф (54) УСТРОЙСТВО ПОИСКА ЧИСЛА (57) Изобретение относится к элементам дискретной автоматизации и вычис,лительной техники и может быть использовано при реализации технических средств циАровых систем контроля и управления. Цель изобретения - повышение быстродействия. Устройство поиска числа содержит схему сравнения 1, реверсивный счетчик 2, Аормирователи адреса 3,4, триггеры 5,6, элементь ИЛИ 7, первый элемент ИЛИ-НС 8, элементы И 9, 1 О, 11, элемент задержки12, мультиплексор 13. Каждый формирователь адреса 3, 4 содержит счетчик,группу сумматоров по модулю два, эле-мент ИЛИ-НС, элемент задержки, элемент И, элемент ИЛИ. С приходом положительного перепада тактового импульса адрес числа, хранящегося в массиве информации, выдает первый Аормирователь адреса 3, а с приходом отрицательного перепада второй Аормировательадреса 4. Мультиплексор 13 по сигналам с тактового входа 19 устройствапопеременно подключает к выходнымшинам то выходы первого Формирователя3 адреса, то выходы второго формирователя 4 адреса. При этом за одинтактовый импульс происходит Аормирование двух чисел, хранящихся в массивеинформации, считывание этих, чисел нпоследовательное их сравнение с задан- Бным числом. 1 з,п.А-лы, 3 ил,Изобретение относится к элементамИискретной автоматизации и вычислительной техники и может быть использовано при реализации технических средствцифровых систем контроля и управления.Цель изобретения - повышение быстродействия устройства,На фиг. 1 изображена структурнаясхема устройства поиска числа; нафиг. 2 - функциональная схема каждогоФормирователя адреса; на Фиг, 3 - временная диаграмма работы устройства.Устройство содержит схему 1 сравнения, реверсивный счетчик 2, формирователи 3 и 4 адреса, триггеры 5 и 6,элемент ИЛИ 7, элемент ИЛИ-НЕ 8, элементы И 9-1 1, элемент. 12 задержки,мультиплексор 13, входы 14-20 и выходы 21-23.Каждый формирователь адреса состоит. из счетчика 24, группы сумматоров25 по модулю два, элемента ИЛИ-НЕ 26,.элемента 27 задержки, элемента И 28,элемента ИЛИ 29, входов 30 установки начального кода и входов 31 установ. -ки конечного кода,Устройство работает следующим образом,30Устройство поиска числа предназначено для работы в одном из двухрежимов: поиска ближайшего большегоили ближайшего меньшего числа по отношению к заданному.Например, для поиска ближайшегобольшего числа по отношению к заданному, которое поступает на входы 15,подается сигнал на вход 16 для подготовки элемента И 9 и соответствен 40но реверсивного счетчика 2 к работев режиме сложения. Затем .подаетсясигнал на вход 18, в результате чегозаданное число переписывается в реверсивный счетчик 2, триггер 5 устанавливается в нулевое состояние, Фор 45мирователи 3 и 4 адреса устанавливаются в исходное состояние. Исходноесостояние формирователей 3 и 4 адреса должно быть таким, чтобы с приходом тактовых импульсов на их входы 50суммирования формирователь 3 адресаначинал вццавать адреса чисел, хра, нящихся в массиве информации, начиная с 1 и до и/2, а формирователь 4адреса - с и/2 + 1 и до и (где и - 55количество чисел в массиве информации). В случае нечетного количествачисел, хранящихся в массиве информации, последний адрес,. выдаваемый Фор-. мирователем 3, ипервый адрес, выдаваемый формирователем 4, совпадают, т.е, формирователь 3 выдает адресаи+1с 1 и до - , формирователь 4 -и+1с 2 и до иВ каждом конкретном случае, в за" висимости от количества чисел в мас" сиве информации, можно изменять количество адресов, выдаваемых формирователями 3 и 4 адреса, с помощью входов 30 установки начального кода и входов 31 установки конечного кода. При этом необходимо учитывать, что при подаче сигнала на установочные входы формирователей 3 и 4 адреса происходит запись в них чисел, характеризующих исходные состояния. Эти числа обусловлены сигналом "0" с прямого выхода триггера 5, поступающего на младший разряд декрементирующего счетчика 24, и двоичным кодом, поступающим на остальные разряды с входов 30 установки начального кода.Двоичный код, подаваемый на входы 31 установки конечного кода, обусловливает последний адрес, выдаваемый формирователями 3 и 4. С выдачей последнего адреса формирователями 3 и 4 на выходе элемента ИЛИ-НЕ 26 возникает сигнал "1", .который через эле 3мент 27 задержки за время - Т( ТТ(где Т - период тактового импульса) поступает на второй вход элемента И 28, С приходом очередного тактового импульса с входа 18 счетчик 24 выдает опять первый адрес, минуя исходное состояние. Это происходит потому, что при записи числа в счетчик 24 на вход младшего разряда подается сигнал "1" с прямого выхода триггера 5, который переходит в единичное состояние с началом работы устройства,Команда на поиск числа поступает на вход 20 запуска, в результате которой триггер 5 переводится в единичное состояние и разрешает прохождение тактовых импульсов с входа 19 через триггер 6, элемент И 11 и элемент ИЛИ-НЕ 8. Сигнал "1" поступает также с прямого выхода триггера 5 на информационные входы Формирователей 3 и 4 адреса. В качестве триггера 5 исполь зуется стандартный Р-три 1 гер с входамит5 164953 установки в "1" и "О", а вкачестве триггера 6 - П-триггер типа защелки.С приходом положительного перепада первого тактового импульса Формирователь 3 адреса переходит в очеред 5 ное состояние и выдает свой первый адрес числа, Этот адрес, за счет того, что в данный момент с выхода триггера 6 приходит сигнал "1" на управляО ющий вход мультиплексора 13, поступает на выходы 23 устройства; происходит считывание числа из массива информации. Считанное число поступает на входы 14 устройства и сравнивается с заданным числом в схеме 1 сравнения. Если сравнения не произошло, то с приходом отрицательного перепада первого импульса Формирователь 4 адреса переходит в очередное состояние 20 и выдает свой первый адрес числа. Этот адрес за счет того, что в данный момент с выхода триггера 6 приходит сигнал "О" на управляющий вход мультиплексора 13, поступает на 25 выходы 23 устройства; происходит считывание очередного числа из массива информации. Это число также сравнивается с заданным. Таким образом, с приходом каждого тактового импульса происходит Формирование двух адресов, считывание по ним чисел и последовательное сравнение их с заданным числом. Поочередное подключение информационных выходов Формирователей 3 и 4 адреса к выходам 23 устройства происходит за счет прихода сигналов на управляющий вход мультиплексора 13, а эти сигналы меняются в зависимости от прихода положительного или отрицательного потенциала очередного тактового импульса.Если после сравнения всех чисел, хранящихся в массиве информации, нет решения, то с выхода переполнения45 формирователя 3 или 4 адреса (зависит от того, какой Формирователь стал раньше выдавать адреса) прихо,дит сигнал в виде положительного перепада импульса переполнения наодин из входов элемента ИЛИ 7 и происходит увеличение заданного числана единицу, а затем процесс повторяется.При сравнении чисел с выхода схемы1 сравнения поступает сигнал на вход55 синхронизации триггера 5 и он переводится в нулевое состояние. В результате этого запрещается прохождение 16тактовых импульсов на формирователи 3 и 4 адреса и мультиплексор 13, на выходе 21 конца работы появляется сигнал, что число найдено, на выходах 22 - значение числа в двоичном коде, на выходах 23 - адрес, в котором хранилось число в массиве информации.Для поиска ближайшего меньшего числа по отношению к заданному сигнал подается на вход 17, в результате чего реверсивный счетчик 2 переводится в режим вычитания и на его выходе Формируется убывающая последовательность чисел в двоичном коде начиная от заданного числа,формула изобретения1. Устройство поиска числа, содержащее схему сравнения, реверсив- ный счетчик, первый триггер, три элемента И, причем входы анализируемого числа устройства соединены с входами первой группы схемы сравнения, выход которой является выходом конца работы устройства, входы второй группы которой соединены с выходами разрядов реверсивного счетчика и являются выходами числа устройства, информационные входы реверсивного счетчика являются входами заданного числа устройства, а входы сложения и вычитания подключены к выходам соответственно первого и второго элементов И, первые входы которых являются входами задания выборки соответственно ближайшего большего и ближайшего меньшего чисел устройства, вход записи которого соединен с входом записи реверсивного счетчика, тактовый вход устройства подключен к первому входу третьего элемента И, о т л ич а ю щ е е с я тем, что, с целью повышения быстродействия, в него введены второй триггер, элемент ИЛИ, элемент ИЛИ-НЕ, элемент задержки, два формирователя адреса и мультиплексор, причем вход запуска устройства подключен к входу установки в единичное состояние первого триггера, информационный вход которого соедивен с входом логического нуля устройства, синхровход соединен с выходом схемы сравнения, вход установки в нулевое состояние подключен к входу записи устройства и установочным входам формирователей адреса, а прямой выход пер 7 16495 ного триггера соединен с синхровходом второго триггера, информационными входами формирователей адреса и Эторыми входами третьего элемента И, вь. ход которого соединен с входом сумми рования первого формирователя адреса, первый вход элемента ИЛИ-НЕ подключен к тактовому входу устройства и к ин формационному входу второго триггера, второй вход соединен с инверсным выходом первого триггера, а выход соецинен с входом суммирования второго формирователя адреса, выходы переполнения первого и второго Аормирователей адреса соединены с входами элемента КПИ, выход которого соединен с вторыми входами первого и второго элементов И, инАормационные выходи первого и второго Аормирователей ад" реса соединены с инАормационными входами соответственно первой и второй групп мультиплексора, управляющий вход которого через элемент задержки подкпючен к выходу второго триггера, . а выход является выходом адреса устройства.2. устройство по п. 1, о т л ич а ю щ е е с я Фем, что формирователь адреса содержит счетчик, элементИ, элемент ИЛИ, группу сумматоров помодулю два, элемент ИЛИ-НЕ и элементзадержки, причем вход суммированияформирователя адреса соединен с счетным входом счетчика и первым входомэлемента И, выход которого подключенк первому входу элемента ИЛИ, второйвход которого является установочнымвходом формирователя, а выход соединен с входом разрешения записи счетчика, входы разрядов которого, кромемладшего, являются входами начальногокода Аормирователя адреса, а входмладшего разряда счетчика является .информационным входом Аормироватлч,выходы разрядов счетчика являютсяинформационными выходами формирователя и соединены с первыми входамис лтветствуювих сумматоров по модулюд , вторые входы которых являютсяв: тами конечного кода Аормирователя, а выходы подключены к входамэлемента ИЛИ-ЧЕ, выход которого подключен к входу элемента задержки,выход которого соединен с вторымвходом элемента И и является выходомпереполнения Аормирователя адреса.ВНИИПИ Государственного 113035, Составитель Е. ИвановаТехред Л.олийнык Тираз 406 Попписноекомитета по изобретениям и открытиям при ГКНТ СССР Москва Ж, Раушская наб д. 4/5