Устройство для воспроизведения цифровых сообщений

ки, элемент И 7, кодер 8, реверсив-ный счетчик 9, регистр 10 и цифроаналоговый преобразователь 11, Выход источника 1 опорного напряженияподключен к первому входу суммирующего усилителя 2, выход которого подсоединен к второму входу компаратора 3, первый вход которого соединенс информационным входом устройства, 10Выход компаратора 3 соединен с входом первого декодера 4, первый и второй выходы которого связаны соответственно синформационным и маркирующим входами второго декодера 5. Разрядные выходы реверсивного счетчика9 через регистр 1 О соединены с разрядными входами цифроаналогового пре.образователя 11, выход которого связан с вторым входом суммирующего 20усилителя 2. Выход компаратора 3 через элемент б задержки соединен ссуммирующим входом реверсивного счетчика 9, вычитающий вход которого соединен с выходом кодера 8, Второй декодер 5 имеет три выхода, Первыйего выход соединен с информационнымвыходом устройства и входом кодера8, Второй вход соединен с инвертирующим входом элемента И 7, установочным входом реверсивного счетчика 9и выходом сигнала отказа от декодирования устройства, Третий выход подключен к прямому входу элемента И 7,выход которого подключен к управляющему входу регистра 10,Устройство работает следующим образом,Устройство работает в условиях, 40когда при записи и воспроизведенииинформации используется избыточныйкорректирующий блоковый код. Воспроизведенный с носителя и усиленныйсигнал двоичной инФормации Бв поступает на первый вход компаратора 3,на второй вход которого поступаетскорректированный опорный уровеньБ + 6 Бс выхода суммирующегооПусилителя 2, на входы которого поступают сигнал опорного уровня П и свыхода источника 1 опорного напряжения и сигнал коррекции опорногоуровня +. Поп с выхода цифроаналогового преобразователя 11. На выходекомпаратора 3 формируется двоичнаяпоследовательность избыточного канального кода. В избыточном канальном коде, на-пример коде (10,8), восьмибитоваякомбинация (байт), представляющаясобой один символ, преобразуется визбыточную кодовую последовательность, состоящую из десяти битов,записывается на носитель информацииили воспроизводится с него,Двоичная последовательность с выхода компаратора 3 поступает на входпервого декодера 4, в котором осуществляется преобразование последовательного кода в параллельный, а также производится преобразование избыточного кода в неизбыточный (например, десятиразрядного кода в восьмиразрядный) и обнаружение в символенекоторых ошибок (стираний), которыеФиксируются как стирания, Если в сигнале стирания нет, то на первомвыходе первого декодера 4 преобразованный код подается на информационный вход второго декодера 5, Приобнаружении первым декодером 4 стирания на его первом выходе формируютсянулевые элементы кода, а на второмвыходе - маркирующий сигнал, которыйподается на маркирующий вход второгодекодера 5, Второй декодер 5 работает с кодовыми блоками, После накопления в нем кодового блока, комбинациикоторого являются элементами конечного поля Галуа, закодированные спомощью блокового кода (Б, К), например кода Рида-Соломона, второй декодер 5 на основании вычисления и анализа синдромов и учета маркирующихсигналов исправляет в кодовом блокевозможные ошибки и стирания и выдаетинформацию на выход устройства,Для исправления пакетов ошибоквторой декодер 5 может быть построенс учетом применения различных законов перемещения кодовых блоков. Если кратность ошибок и стираний выше корректирующей способности кода, то второй декодер 5 выдает сигнал отказа от декодирования, и весь декодируемый блок пропускается. Этим предлагаемое устройство выгодно отличается от прототипа, так как обнаруженные, но неисправленные ошибки на выход. устройства не передаются. Ос.тальные блоки устройства используются для формирования сигнала коррекции опорного уровня следующим образом.З 37 ЗО 6сигнала О, что может быть вызвановход1указанными Факторами. Достоверность работы компаратора 3 понижаетсяЕсли кратность ошибок не превышает корректирующей способности кода, то на втором выходе второго декодера 5 отсутствует сигнал отказа от декодирования, а сигнал с его третьего выхода, соответствующий концу каждого кодового блока, проходит через схему И 7 на управляющий вход регистра 1 О, переписывая в него код ДМ иэ реверсивного счетчика 9 и сбра сывая реверсивный счетчик 9 в нулевое состояние (цепь сброса на чертеже не показана). Реверсивный счетчик 9 подготавливается к вычислению кода Д 11 для следующего кодового блока.20 В соответствии со значением и эна 1 б С выхода компаратора 3 воспроизв еденная двоичная последов а тельно с тьсигналов через элемент б задержкиподается на суммирующий вход ревер-,сивного счетчика 9. Одновременно свыхода устройства исправленная информация подается на вход кодера 8,кото-рый производит обратное первому декодеру 4 преобразование параллельного неизбыточного кода в последовательный избыточный канальный код(например, восмиразрядного в десятиразрядный).Исправленная двоичная последовательность сигналов с выхода кодера3 подается на вычитающий вход реверсивного счетчика 9.Время задержки ь элемента 6 задержки выбирается таким образом,чтобы исправленная двоичная последовательность сигналов на выходе кодера 3 соответствовала по временномуположению той двоичной последовательности сигналов, которую получают на выходе компаратора 3, т.е.л лна задержек обработки сигналов соответственно первого декодера 4,второго декодера 5 и кодера 8.После окончания обработки каждого кодового блока в реверсивномсчетчике 9 Фиксируется код Д 11= 111 - 11, где 11 - число единицв дноичной последовательности,формируемой компаратором 3; 11 - числоединиц в двоичной последовательности, Формируеой кодером 8, Такимобразом, код11 несет информациюо достоверности Формируемой двоичной последовательности сигналов ком.паратором 3. Если Д 11 = О, то ука -занные двоичные последовательностисовпадают. В этом случае можно считать, что компаратор 3 работает врежиме, когда уровень опорного сигнала располагается симметрично относительно сигнала П . Происходит достоверное Формирование компаратором3 двоичной последовательности,Если Д Ы ) О или Ь 11 (О, то в Фор -мируемой двоичной последовательностисигналов компаратором 3 происходитпреобладающее искажение Формирования соответственно единиц или нулей,В этих случаях можно считать, чтокомпаратор 3 работает в режиме,когда уровень опорного сигнала располагается несимметрично относительно ком кода Д 11 цифроаналоговый преобразователь 11 вырабатывает соответствующий сигнал коррекции опорногоуровня + Д П , который суммируетсяс Поп и изменяет условия работы компаратора 3. Происходит повышение достоверности Формирования двоичной последовательности сигналов компаратором 3 за счет симметрирования уров- ЗО ня опорного сигнала относительно сигнала ПЕсли кратность ошибок вьш;с корректирующей способности кода, то сигналотказа от декодирования с второго выхода второго декодера запрещает прохождение управляющего сигнала черезсхему И 7, препятствуя переписи в регистр 10 очередного кода Д 11, исбрасывает реверсивный счетчик 9 в 4 О нулевое состояние, подготавлчвая егок вычислению кода Д 11 для следующего кодового блока, В этом случаеопорный уровень не корректируется исохраняет свое предыдущее значение.Таким образом, в устройстве устанавливается обратная связь по коррекции опорного уровнн компаратора з,которая связана с корректирующей способностью применяемого кода, 50 Путем изменения параметров цифроаналогового преобразователя 11 поэкспериментальным данным в устройстве можно установить оптимальныизакон изменения значения сигнала кору рекции опорного уровня ДЕВ устройстве повышение достоверности воспроизведение информации происходит за счет симметрированияопорного уровня компаратора 3 относи 1638730тельно П вхпричем нарушение симметрии может быть вызвано указанными Факторами.Понятие симметрии необходимо пони 5 мать в более ширОком смь(сле, чем просто соотношение между 0и 11 , так как в устройстве за счет обратной связи устанавливается оптимальный симметричный опорный уровень с точки 10 зрения достоверности воспроизведе" ния двоичной информации.Вероятность ошибки воспроизведения двоичной информации в симметричном канале ниже, чем в несимметрич ном. Вероятность ошибки при приеме дискретной (двоичной) информации определяется какРО 51 ЬОИ.5 2у( ) + гоР(1)где Ы - отношение сигнала к помехе; 25Ь1 Р (- в -) - интеграл вероятности Гаус.Г 2са.Эта вероятность соответствует симметричному случаю, т.е. пороговому уровню ЦБе 1 Р/2, при этом первый суммируемьпЪ член соответствует вероятности ошибочного приема 1, а второй член " вероятности ошибочного приема О. 35Значение параметра Ь в системах воспроизведения должен быть равным Ь = 3-4.1Для сравнения вероятностей ошибок 40 для различных пороговых уровней формулу (1) приводят к виду с явно выраженным значением отношения.порогового уровня к сигналу. Тогда формула (1) при Чоб Пек 0,5 принимает 45 вид:Р 0,5 1 - )Р (055 "Г 2 Ы 1 1 ОН,5 2При смещении порогового уровняотносительно значения 0,5, напримерна 0,2 ниже, величина порога длявыделения единицы етановится равной0,7, а для выцеления нуля - 0,3.При этом формула (2) принимаетвид:Аналогично записывается вероятность ошибки при смещении порога на 9,2 выше значения 0,5, т.е. Р 0,5 --3 в (Р(0,5 ИГРЫ +1 Г120,71 (4) Вычисляют значения вероятностей ошибок Р , Р , Ро(55 р для двухзначений параметров 11= 3, Ь = 4. Результаты вычислений сведены в таб- лице 0,0616 0,0103 0,0454 0,1304 0,0724 Р ош.а Р 0 и.0,0241 Данные таблицы для рассмотренного примера показывают, что нарушение симметрии в ту или иную сторону приводит к существенному повышению вероятности ошибки. воспроизведения двоичной информации при различных отношениях сигнала к помехе.Управление работой устройства осуществляется синхронизирующими сигналами, поступающими на синхронизирующие входы декодеров и кодера, т.е. в устройстве используются сигналы опорной тактовой частоты (на чертеже не показаны). Ф о р м у л а и з о б р е т е н и я Устройство для воспроизведения цифровых сообщений, содержащее регистр, элемент задержки, кодер,источник опорного напряжения, подключенный к первому входу суммирующего усилителя, выход которого соединен с вторым входом компаратора, первый вход которого соединен с информационным входом устройства, а выход - с входом первого декодера, первый и второй выходы которого связаны соответственно с информационным и маркирующим10 1638 УЗО Н.Макаренкоидык СаставителТехред Ко ррек тор чопинск ая Редактор. Осауленко 47 Тираж аказ НИИПИ по изобре енного комите 130)5, Москва сударст л. Гагарина р-. жгород входами второго декодера, о т л и -ч ающе е с я тем, что, с цельюповыщения достоверности воспроизведения информации, в него введены элемент И соединенные через регистр реверсивный счетчик и цифроаналоговыйпреобразователь, выход которого подсоединен к второму входу суммирующего усилителя, при этом выход компаратора подключен через элемент задержки к суммирующему входу реверсивного счетчика, аычитающий вход котороизводст еенно-издательский комбина р о го с оединен с ных од ом к од е р а, Б ходкоторого подключен к информационному выходу устройства и первому выходу второго декодера, второй выходкоторого соединен с инвертирующимвходом элемента И, установочнымвходом реверсивного счетчика и выходной шиной сигнала отказа от декодирования, а третий выход подключенк прямому входу элемента И выход которого соединен с управляющим входомрегистра. Подписноетениям и открытиям при ГКНТская наб., д. 4/5