Многоканальное устройство для ввода информации

(51)5 С 06 Р 3/ ЕН т кот 1 СТ быть исполь- ерительах цифроль изобре- устроистаботы фиг,уст ременная роиств 1 ногок ально устроиство ввода алов содержит и налоговой ннформаиз которых содервой памяти и анаузкополостных сигканалов 1 вводации (=1 и), каждыижит блок 2 аналоглого-циФровой претиплексор 4, региравления, а в кажд браэователтр 5 и блоом канале ьолниГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОЧНРЫТИПРИ ГКНТ СССР ОПИСАНИЕ ИЗОБРЕК АВТОРСКОМУ СВИДЕТЕЛЬСТВ(71) Особое конструкторское бюро"Миус" при Таганрогском радиотехническом институте им. В.Д.Калмыкова(56) Авторское свидетельство СССРУ 1339892, кл. Н 03 М 1/60, 1985,Патент США Р 4651131,кл. Н 03 М 1/20, 1984.Чернов В.Г. Устройства ввода-вывода аналоговой информации для цифровых систем сбора и обработки данных. - М.: Машиностроение, 1988,с. 184.(54) М 11 ОГОКАНАПЬНОЕ УСТРОВВОДА ИНФОРМАЦИИ(57) Изобретение относитслительной технике и можетэовано в информационно-иэных системах и в устройстввой обработки сигналов. Цтения - повышение точност Изобретение относится к вычислительной технике и может быть использовано в инФормационно-измерительных системах и в устройствах цифровой обработки сигналов,Целью изобретения является повышение точности устройства.На Фиг.1 представлена структурная схема устройства; на Фиг,2 - структурная схема блока управления;, на ва. Цель достигается тем, что в ус ройство, содержагее п каналов 1 д .ввода аналоговой информации, каждьп 1 изорых содержит блок 2 аналоговой памяти и аналого-цифровой преобразователь 3, а также первый мультиплексор 4, регистр 5 и блок 6 управления, введены второй мультиплексор 9 и цифроаналоговый преобразователь 10, а в каждый канал 11 ввода аналоговой информации - сумматор 7 и интегратор 81. 11 овьппение точности многоканального устройства ввода достигается за счет частотного раздел:.:ч.ия полезного сигнала помехи. Коррекция сигнала помехи осуществляется независимо от основного сигнала и происходит одновременно с работой канала преобразования информации. Применение контура коррекции в низкочастотной области передаточной характеристики канала позволяет исключить погрешность напряжения смещения аналоговых блоков канала преобразования информации и тем самым повысить точность устройства. 3 ил.тельно - сумматор 7 и интегратор 8,устройство содержит дополнительновторой мультиплексор 9 и цифроаналоговый преобразователь 10.В блоке 6 управления выход тактового генератора 11 подключен к первым входам первой 12 и второй 13схем И, вторые входы которых соединены соответственно с прямыи и инверсным выходом триггера 14, выходпервой схемы И 12 соединен,со счетнымвходом первого счетчика 15, выходыкоторого подключены к входам первого дешифратора 16, а выход второйсхемы И 13 соединен со счетным входом второго счетчика 17 и через линию18 задержки и Формирователь 19 поступает на выход блока 6 управления11нашу Зсь в оперативную памятьПервый выход первого дешифратора 16является перныи выходом блока 6 управления, второй выход первого дешифратора 16 является вторьи выходомблока 6 управления, а третий черезвторой Формроватеь 20 подключен кустановочноиу входу триггера 14, единичньп вход которого соединен с устаоночььи входами первого 15 и второго 16 счетчиков, со счетно входоитретьего счетчика 21 и подктпоче квыходу третьего формирователя 22,вход которого соединен с выходомтретьей схемы И 23, первый вход которой соединен с выходом второго дешиф 35ратора 24, а второй является управляющим входом блока 6 управления, Выход второго счетчика 17 является выходнойо адреса блока 6 управления,а также соединен с входом второго дешиоратора 24 и с первым входом схемы 25 совпадения кодов, выходкоторой является третьим выходом блока б управления, а второй нход соединен с группой старших Разрядов третьего счетчика 21, которая одновременно является второй выходной шиной адреса блока 6 управления,Устройство работает следующим образом.При наличии разрешающего потенциала на управляющем входе блока 6 управления (фиг,З) на ее первом выходеФормируется импульс управления выборкои блоков 2 аналоговой памяти одновременно по всем каналам ввода анало 55говой информации. Осуществляется выборка уровня аналоговых сигналовпо всем каналам. Причем аналоговые сигналы поступают на входы блоков 2 через суиматорь 7 н каждом канале, гце к узкополосному нходноиу сигналу добавляется постоянное напряжение1 равное приведенному к нходу напряжению смещения тракта преобразования, но с обратным знаком.После завершения процедуры выборки с второго выхода блока б управления вырабатывается сигнал запускааналого-цифровых преобразователей, который подается на управляющие входы всех аналого-цифровых преобразователей 3 одновременно всех каналов ввода аналоговой информации, После процедуры кодирования на выходной адресной шине блока б управления последовательно начинают формироваться адреса каалов многоканального устройства ввода данных, Эти адреса управляют мультиплексором 4, который последовательно подключает выходы аналогоцифровых преобразователей 3 каналов ввода аналоговых данных к выходной шине данных устройства. Одновременно блок 6 управления формирует синхроимпульс сопровождения адреса канала на выходкой шине адреса и данных по кана.1 у назьходой шине данных. Таким образом осуществляется процедура чтения данных. После проце" дуры чтения цикл работы устройства повторяется.Параллельно с механизмом преобразования и чтения данных по каналам работает механизм корреки погрешности смещения по каналам, Сущность работы механизма коррекции погрешности смещения заключается в следующем. По адресу на второй адресной шине блока 6 управления второй мультиплексор 9 последовательно подключает выход цифроаналогового преобразователя 10 к входам интеграторов 8 в каналах ввода аналоговой информации. Причем время подключения каждо-, го канала значительно превосходит цикл работы устройства преобразования и ввода. Например, за время подключения интегратора 8 .-го канала долкно осуществиться не менее 1024 кодирований по канаиу. Одновременно с третьего выхода блока 6 управления осуществляется запись данных в регистр 5 только с выхода тогоканала, интегратор которого в данньймомент подключен к выходу второгомультиплексора 9. Таким образом, вы1633383 35 сяэи,браннп н ддццп момент канал ввода аналоговой информации по адресу цд нторой адресной вине блока 6 упранления оказывается некоторое время охваченным отрицательной обратной свя 5 зью через цифроаналогоньп преобразователь 10 и интегратор 8 кдцала. Реализация такой обратной связи позволяет устранить цд низких частотах погрешность смещения с точностью цепи обратной связи, т.е, свести ее к уровню погрешности цифродцаогоого преобразователя 10 и интегратора 8. Ио так как цепь работает на низкой частоте, то позволяет достигать высокого уровня точности .Зто позволяет значительно снизить требования к широкополосным узлам по стабильности напряжения смещения н канал ннода 20 аналоговой нфррмаци, т,е. к сумматору 7, блоку 2 аналоговой памяти и аналого-цифровому преобразователя 3.Второй мультиплексор 9 последовательно но времени подключает входы 25 интеграторов 8 различных кдцалон ввода аналоговой ицформдци к выходу цифроацалогцнго преобразователя 10, Сигнал цд, третьем выходе блока 6 управления Формируется такси мо - 3 й мент цикла чтения, что н регистр 5 осуцестнляется элись данных того канала нодд аналоговой ицформдции, который и данньп момет находитсясостоянии коррекции Те же к;цди, интеграторы 8 которых и даццьй момент отключены торым муьтьксором 9, сохраняют ца входдх сукторов 7 величину корректирующего .пряжения у так какцтегрд тО рь с Оте ( 4 О ченными входами ньнолцяют н ддцом случае роль аналогоих эдпомицдцих устройств, Соответстнеццо числу каналов многоканального устройства ввода аналогоной информации снижается 45 частота корректируемого напряжения смещения. Генератор 11 работает непрерывнои после остуыция рэрешающегосигнала нд схему И 23 сброса первого 15 и второго 17 счетчиков соответстнецно и установки триггера 14 первоначально начинает заполнять первыисчетчик 15 червэ первую схему И 12.С выхода первого счетчика 15 черезпервьп дешиФратор 16 фораруютсясигналы на первом и втором выходахблока 6 управления, а через формирователь 20 - сигнал сброса триггера14. После сброса триггера 14 черезвторую схему И 13 от генератора 11начицдт эдполцяться второй счеткик 17,с ыходд которого формируютсяадреса опроса каналов в процедуречтения. С выхода второй схемы И 13через ицю 18 задержки и формирователь 19 каядьп опрашиваемьп адрессопровождается синхроимпульсом записи данных и оперативную память. Конец адресного по.пя опроса каналоввыявляется вторым дешифратором 24,сигцдлом с ньхода которого через третью схему И 23 и Формирователь 22 осуществляется сброс регистров 15 и 17,новая устднока триггера 14, а такжеэдпись едццы в третий счетпк 21,( этого момента начинается новый циклработ устройства,Третий счетчик 21 насчитывает число цк.ов работы устройства. Ст;ршиеего рдэрядь формируют вторую выходную ддрсную пдпу блока 6 управления,которая опрдляет последовательность одкк 1 ция кдцдлоустройстван режи коррекции Схема 25 совпадения кодо, нд входи которой поступают ддсд опрдшиндмого кдцалд н режиме чт цця и адреса кнала, находящегося в режим коррекции, формируетнд своем ыходе сихроимпульс записис.1 од данныхрегистр цифроаналогового преобрдэоателя цепи обратной55 Иногокдна.ьцдя цепь коррекции не влияет на частотную область пропускания каналов ввода аналоговой пформации, н которой:жцт спектр частотпреобразуемх устроцстом уэкоцло -ных андлогоньг; сигцдло. Пуэтоу процедуры преобраэодция и коррекциипротекают независимо друг от друга цодновременно,Блок управления 6 работдет следуюцим образом,формула изобретения Иогокдцальцое устройство для ввода информации, содержащее первый ыу:ьтьекор, регистр, блок управления, д в каждом канале - блок аналогонои памяти, аналого-цифровой преобрдэоатель, иформдцоцц и вход которого соедшец с ходом блока ацдлогоьй памяти црьп ц.од блока управления одк.ючец к управляв 1633303цим входам блоков аналоговой памяти,второй выход блока управления соединен с входами запуска аналого-цифровых преобразователей, выходы которыхподключены к информационным входампервого мультиплексора, адресные входы которого соединены с выходами первой группы блока управления и являются адресными выходами устройства,входом запуска и синхровходом которого являются, соответственно, входи четвертый выход блока управления,выходы первого мультиплексора являются информационными выходами устройства, отличающееся тем,что, с целью повышения точности устройства, в него введены второй мультиплексор цифроаналоговый преобразователь, а каждый канал дополнительно содержит сумматор и интегратор,первые входы сумматоров являются информационньоа входами устройства, вы"ходы сумматоров подключены к информационным входам соответствующих блоков аналоговой памяти, информационные входы и вход синхронизации регистра подключены соответственно кинформационным выходам устройства итретьему выходу блока управления,выходы регистра соединены с входамицифроаналогового преобразователя, выход которого подключен к информационному входу второго мультиплексора,адресные входы которого соединены свыходами второй группы блока управления, выходы второго мультиплексораподключены к входам соответствующихинтеграторов, выходы которых подключены к вторым входам соответствующихсумматоров.16333 Я 3 ишшши вил Сос гавитель ЛВидякин Риг. дедактор И.ербак Техред А.Кравчук Корректор С.1 ое рытиям при ГКНТ ССС ская нзб д. роизводственно-издательский комбинат Патент , г. Ужгород, ул, Гагарина, 101 Заказ 616ВНИИПИ Государс Тираж 40 епного комитета по изоб 13035, Москва, И, Ра Подпи тениям и от