Внутрисхемный эмулятор

(51)5 С 06 Р 9/44 15/6 ИСАНИЕ ИЗОБРЕТЕНИЯ ТЕЛЬСТВУ таЕСН 0 МУ С ым циклам, Подключаема нтерфейса системы про" струментальная ЭВМ име темы по машинн через блок 1 и ектирования ин ет программный стров адреса, б ку 4 трассиров блоку 5 управл блока 6, 7 пам граммы и вспом регистру 8 упр состояния и бл лаживаемой сис егидоступ к блоку 2 р3 прерываний, б о машинным циклам, ения записью/чтением, яти отлаживаемой проогательных процедур, авления, коммутатору 1 оку 13 интерфейса оттемы. После начальной лолоку ки п программе э остой режим 12 формиро цикла работ в х бло тог проектир эмулятор остижени ия, Реги адреса машин ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГКНТ СССР(21) 4375671/24-24 (22) 09. 02, 88 (46) 30. 08. 90. Бюл. В 32 (71) Всесоюзный научно-исследовательский и испытательный институт медицинской техники и Московский физико. - технический институт (72) В,А,Корнев, Н,Н.Щелкунов и А.П.Дианов (53) 681,325(088.8) (56) Заявка ЕПВ В 0168034, кл. С 06 Р 9/44, опублик, 1986,Эече 1 оршепг Яувгешв НапйЬоо 1. М,У. 1 пге 1.Согр., 1984, огйег пцшЪег 280017-001, рр.5-1, - 5-7, Я 8,1, (54) ВНУТРИСХЕМНЫЙ ЭМУЛЯТОР (57) Изобретение относится к вычислительной технике и предназначено для отладки микропроцессорных .систем, построенных на базе однокристальных микроконтроллеров семейства 8051. Цель изобретения - повышение точности отладки за счет обеспечения возможно-. сти оценки состояния отлаживаемой сисШиие уир,загрузки блоков 3 и .7 производитсяисполнение отлаживаемой программы.При этом по достижении точек останомулятор переводитсяработы с помощьювания команды холосы. Доступ системы ания к внутренним ресурсам может осуществляться по в блоке 3 точки прерыватры блока 4 дают информацию останова в последних четыых циклах, 2 ил, 1589274Изобретение относится к вычислительной технике и может быть использовано для организации комплекснойотладки аппаратного и программногообеспечения микропроцессорньж систем,построенных на базе однокристальныхмикроконтроллеров семейства 8051,Цель изобретения - повышение точности отладки за счет обеспечения воз Оможности оценки состояния отлаживаемой системы по машинным циклам.На фиг.1 приведена структурная схема эмулятора (связи показаны в видефин); на фиг.2 - укрупненная граффхема алгоритма работы.Эмулятор содержит блок 1 интерфейЧа системы проектирования, блок 2 регистров адреса, блок 3 прерывания,блок 4 рссирки по машинноблок 5 управления записью/чтением,блок 6 памяти отлаживаемой программы,блок 7 памятивспомогательных процедур, коммутатор 8 данных, блок 9 микропрограммного управления, регистр 1 0 25управления, коммутатор 11 состоянияблок 12 формирования команды холостого цикла работы и блок 13 интерфейсаотлаживаемой системы,Инструментальная ЭВМ системы проектирования, подключаемая к эмулятору,имеет программный доступ к блокам2-7, регистру 10, коммутатору 11 иблоку 13,Перед началом работы блок 7 загружается рабочей программой, которуюнеобходимо отладить на прикладной системе. Адресация блока 7 осуществляется с помощью блока 2 регистров адреса, предварительно загружаемого системой проектирования, Блок 3 прерьва -ния служит для задания прерывания,Прерывание ограничено четырьмя точками или одной точкой и диапазоном, Загрузка блока 3 прерывания осуществляется аналогично загрузке блока 7 памяти эмулятора. Блок 6 служит для хранения вспомогательных процедур в кодах эмулируемой однокристальной. микроЭВМ, которые служат для ее запуска,50контроля и загрузки содержимого еевнутренней памяти (данных и регистров). Память блока 6 скрыта по отношению к прикладной системе и не заметна для пользователей, После загрузки эмулятор переводится в режим55исполнения прикладной программы. Этоосуществляется с помощью служебныхпроцедур, заносимых в блок 6, При достижении какой-либо точки остановаэмулятор автоматически переводится вхолостой режим работы, в котором . онвыполняет цикл М 1:ЫМР М 1; И 1 = 0202(М 1 - метка, 0202 - код командногохолостого цикла работы), Этот циклформируется с помощью блока 1 2. Состояние эмулятора непрерывно опрашивается системой проектирования черезкоммутатор 10, Доступ к внутреннимресурсам эмулятора со стороны системы проектирования разрешен в случаедостижения в блоке 3 точки прерьвания.Система проектирования опрашиваетрегистры блока 4 трассировки по машинным циклам, которые и дают ей информацию об истинном адресе останова,Блок 4 содержит регистры, которыефиксируют адреса последних четырехмашинных циклов, выполняемых эмулятором перед точкой останова, Используя память блока 6; система проектирования читает состояние эмулятораи по команде оператора модифицируетего, Чтение содержимого внутреннихресурсов осуществляется через соответствующие регистры блока 13.При необходимости цикл работы эмулятора может быть повторен, Отлаженная программа блока 7 памяти эмулятора считывается системой проектирования для сохранения ее на дисках и последующей записи в постоянное запоминающее устройство эмулируемой микроЭВМ,Информация, считываемая с блока 4системой проектирования, служит дляконтроля за реальным прохождением от. -лаживаемой программы,Блок 9 микропрограммного управления, регистр 1 О управления и коммутатор 11 состояния служат для общегоуправления работой эмулятора, Блок 9содержит схему синхронного запускаэмулятора и останова по сигналу прерьвания, который генерируется блоком3, Запуск эмулятора осуществляетсяпо перепаду иэ "0" в "1" сигналовКОМС (запуск кода, лежащего в блоке6) или МЗМ (запуск кода, лежащего вблоке 7). управляющего словаВ обоихслучаях из холостого цикла М 1 гЫМР Муправление передается на служебнуюподпрограмму блока 6, которая имеетследующую структуру М 1: НОР1 589274 О МОЧ А, айаг. 8 ХОР ВОР 1.1 МР ЦБЕК Чтение бита: 25 МОЧХ А, СРРТ МОЧХ СК А1ЫМР ЬООР 35 45 0 тело программы,где тело - часть программы, зависящаяот выполняемой функции.Обратный переход осуществляется"при А 8 Ч А 9 = 1.Примером таких функций могут служить программы, написанные на языкеассемблера АБМ 51,Чтение внутренней памяти данных: МОЧХ СК , А1ЫМР ЬООР (ЬООР - метка) МОЧ С, Ьг=аййг,8 МОЧХ СК., А20 ЫМР ЬООР Чтение внешней памяти данных:МОЧ,ЭРТК,ФаИ г. 16 Чтение программной памяти:МОЧ РРТ, М айаг.16) МОЧ А, 00МОЧС А, СА + ОРТКМОЧХ 1,а) К АЫМР ЬООР Запись во внутренюю память данных:МОЧ А, Ф дага40 МОЧ айаг. 8, АЫМР ЬООРУстановка бита:МОЧ А,дагаККСМОЧ Ьдг, СЬ 1 МР ЬООРЗапись во внешнюю память данных;МОЧ ОРТК, Ф айаг.16МОЧ А,дагаМОЧХ С ЮРТК; АЫМР ЬООР При передаче управления на адрес03004, А 81 (аппаратная реализация)регистр 1 0 управления переходит в холостой цикл М 1:ЬЯМР М 1,При необходимости передачи управления на программу пользователя поадресу ЦЯЕК (точка, задаваемая оператором), которая хранится в блоке 6,используется процедура При этом блок 10 регистра управления должен быть запущен сигналом КЦИМ в остальных случаях - КЮС). Пассивный КЦИС позволяет сработать триггерам блока 9, приводящим эмулятор в режим работы с блоком эмулятора,В этом режиме программа исполняется до появления сигнала прерывания.Указанные режимы работы эмулятора поясняются граф-схемой на фиг,2, где 1 РЬЕ - холостой цикл работы, МОИ - выполнение программы из блока 6 памяти отлаживаемой программы; СОРЕ выполнение программ пользователя из блока 7 вспомогательных процедур.Переход иэ режима 10 ЬЕ .в режимМОИ осуществляется с помощью команды КЦИС или КЦММ, Обратный переход осуществляется с помощью команды КЦЯМ . при А 8 Ч А 9 = 1. Для перехода из режима МОХ в режим СОВЕ используется команда КЦМС, а команда ВКЕАК выполняет обратный переход. Формула изобретения Внутрисхемный эмулятор, содержащий блок памяти отлаживаемой программы, блок прерывания, блок интерфейса отлаживаемой системы, блок трассировки, блок микропрограммного управления, соответствующий вход логических условий которого соединен с выходом прерывания блока прерывания, соответствующие входы и выходы блока интерфейса отлаживаемой системы являются входами и выходами эмулятора для подключения к входам и выходам обмена отлаживаемой системы, о т л и ч а ющ и й с я тем, что, с целью повышения точности отладки за счет возможности оценки состояния отлаживаемой системы по машинным циклам, в неговведены блок интерфейса системы про ектирования, блок регистров адреса, регистр управления, коммутатор состо- яния, коммутатор данных, блок памяти вспомогательных процедур, блок управления записью/чтением и блок формирования команды холостого цикла работы, а блок трассировки выполнен в виде блока трассировки по машинным циклам, причем входы и выходы блока интерфей. са системы проектирования являются входами и выходами эмулятора для подключения к входам и выходам обмена, системы проектирования, информацион-.ный вход и вход записи блока регистров адреса соединен е соответствующи - ми выходами блока интерфейса системы проектирования, информационный вход и вход адреса блока прерывания соединен с соответствующим выходом блока интерфейса системы проектирования и с выходом блока регистров адреса соответственно, информационный вход и вход записи регистра управления соединены с соответствующими выходами блока интерфейса системы проектирования, соответствующие входы логических условий блока микропрограммного управления соединены с соответствующими выходами регистра управления, блока регистров адреса и блока трассировки по машинным циклам, информационный вход и входы управления которого соединены с выходом блока регистров адреса и соответствующими выходами блока интерфейса системы про - ектирования регистра управления и блока микропрограммного управления соответственно, информационные входы и стробирующий вход коммутатора состояния соединены с соответствующими выходами блока микропрограммного управления и соответствующим выходом чтения блока трассировки по машиннымциклам, информационные выходы которого и коммутатора состояния соединены 5с соответствующими входами блока интерфейса системы проектирования, входы блока управления записью/чтениемсоединены с соответствующими выходамиблока регистров адреса, регистра управления и блока микропрограммногоуправления, входы адреса и входы управления записью/чтением блоков памяти отлаживаемой программы и вспогательных процедур соединены с выходами блока регистров адреса и блока управления записью/чтением соответственно, первый информационный вход-выходкоммутатора данных соединен с информационными входами-выходами блоковпамяти отлаживаемой программы и вспомогательных процедур, второй информационный вход-выход соединен с соответствующими входом-выходом блока интерфейса системы проектирования и 25 входом блока интерфейса отлаживаемойсистемы, входы блока формирования команды холостого цикла работы соединены с соответствующими выходами блока микропрограммного управления и бло- О ка интерфейса отлаживаемой системы,соответствующие входы которого соединены с выходами блока формированиякоманды холостого цикла работы и информационными выходами коммутатораданных, входы управления направлениемпередачи которого соединены с соответствующими выходами блока интерфейсасистемы проектирования и блока управления записью/чтением, соответствую щие входы блока интерфейса отлаживаемой системы соединены с выходами блока регистров адреса и выходами записи/чтения блока трассировки по машинным циклам,1 589274 ставитель А.ушаковСердюкова Корректор В,Гирняк Редактор А.Огар . Те Заказ 2541 Тираж 579ВНИИПИ Государственного комит113035, Москв Производственно-издательский ко Подписноеа по изобретениям и открытиям при ГКНТ ССС Ж, Раушская наб., д, 4/5 нат "Патент", г. Ужгород, ул. Гагарина, 10