Устройство для контроля равновесного кода

(21) 4340294/ (22) 08.12.87 (46) 23.07.90 (72) О.Н.Музыч (53) 681.325 У 27 енко088.8 ьство С 1/00, 1 тво ССС 1/00, 1 СР 87 86. 54) УСТРОЙС ЕСНОГО КОДА 0 ДЛЯ КОНТРОЛЯ ВНО тома ОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОЧНРЫТИЯПРИ ГКНТ СССР(57) Изобретение относится к тике и вычислительной технике. Егоиспользование в системах обработкицифровой информации позволяет повысить быстродействие. Устройство содержит генератор 1 тактовых импульсов, многоканальный преобразователь2 параллельного кода в последовательности импульсов, триггер 3, блок 4подсчета импульсов, элементы ИЛИ 5,9реверсивные накопители 6, группу 7элементов И, элементь 1 И 11,12, Поставленная цель достигается благодаря введению элемента ИЛИ 10, элемента И 13, группы элементов ИЛИ 8 игруппы элементов И 14. 1 ил.Изобретение относится к автоматие и вычислительной технике и можетВыть использовано в системах обработКи цифровой информации.5Цель изобретения - повышение быстродействия.На чертеже приведена функциональная схема предлагаемого устройства.Устройство содержит генератор 1тактовых импульсов, многоканальный,в последовательности импульсов, триг)гер 3, блок 4 подсчета импульсов,1 первый элемент ИЛИ 5, реверсивные на,копители 6, первую группу элементовИ 7, группу элементов ИЛИ 8, второй9 и третий 10 элементы ИЛИ, первый -третий элементы И 11-13 и вторуюгруппу элементов И 14. Устройство содержит информационные 15 и установочные 16 входы, первый 17 и второй 18выходы,Устройство предназначено для контроля п-разрядного кода с постоянным 25числом К единиц.Многоканальный преобразователь 2может быть выполнен на распределителе импульсов, выходы которого соединены с первыми входами 2 р групп элементов И (2 р - число каналов преобразователя), вторые входы элементовИ каждой группы являются информационными входами соответствующего каналапреобразователя, а выходы соединеныс входами элемента ИЛИ, выход которого является выходом соответствующего канала преобразователя 2, тактовый вход распределителя импупьсовявляется. тактовым входом преобразователя 2, а выход его последнего разряда - выходом окончания работы преобразователя 2,Многоканальный преобразователь 2 может быть также выполнен в виде 2 р регистров сдвига, соединенных информационными входами с соответствующими информационными входами преобразователя, тактовыми входами - с его тактовым входом, а выходами переноса - с выходами соответствующих каналов преобразователя 2, инверсные выходы каждого регистра сдвига соединены с входами своего элемента И, а выходы последних - с входами элемента И, выход которого является -выходом, окончания работы преобразователя 2, входы разрешения записи регистров сдвига соединены с входами записи преобразователя 2.Триггер 3 выполняется в виде КБ- триггера. Гсли многоканальный преобразователь 2 выполнен на регистрах сдвига либо на распределителе импульсов, сигнал на выходе окончания работы которого синхроннзован с паузой. между тактовыми импульсами, или в виде счетного триггера, если преобразователь,2 выполнен на распределителе импульсов, сигнал на выходе окончания работы которого синхронизован с тактовым импульсом.Реверсивный накопитель 6 может быть выполнен в виде реверсивного счетчика с двумя счетными входами на з" )1 оК (КН, Котах(Ка 1,) - ) разря 1 Р дов, соединенного инверсными выходами с входами элемента И, инверсный и прямой выходы которого являются первым и вторым выходами реверсивного накопителя 6, либо прямые выходы реверсивного счетчика соециняются с входами элемента ИЛИ, прямой и инверсный выходы которого являк)тся первым и вторым выходами реверсивного накопителя 6, суммирующий и вычитающий счетные входы счетчика являются соответственно первым и вторым счетным входами реверсивного чакопителя 6, прямые выходы счетчика соединены также с входами порогового блока, выход которого является третьим выходом реверсивного накопителя 6. Пороговый блок реализует пороговую Функцию с весами входов 2 и порогом А=К+1.В исходном состоянии в счетчик реверсивного накопителя 6, с входов16.х.хзаписывается код числа п т входов (р+)-го канала многоканального преобразователя 2.Блок 4 подсчета импульсов может быть выполнен в виде реверсивного счетчика с двумя счетными входами на оа 1 оа За 1)1, К=тах(ха,-) разря- дов, выходы разрядов реверсивного счетчика являются информационными выходами блока 4, кроме того, прямые выходы разрядов счетчика соединены с входами порогового блока, выход которого является выходом переполнения блока 4. Пороговый блок реализует по" роговую функцию с весами входов 2 и порогом А=К+ 1. Б исходном состоя 5 15 нии с входов 16.р в счетчик блока 4записан код числа п входов (2 р)"го канала преобразователя 2.Кроме того, блок 4 может быть выполнен в виде реверсивного счетчика, причем выходом переполнения блока 4 является прямой выход старшего раз- . ряда реверсивного счетчика. В этом случае в исходном состоянии в счетчик- блока 4 записывается код числа ц+п, где ц=21-К. В этом случае с входами элемента И 12 устройства соединяются прямые выходы разрядов счет" чика блока 4 с номерами, равными номерам единичных разрядов в двоичном представлении числа о+К, и инверсные выходы остальных разрядов счетчика блока 4.Аналогично реверсивный накопитель б может быть выполнен без использования порогового блока. При этом он имеет счетчик разрядностью 1 Ъ Т, прямой выход старшего разряда которого является третьим выходом реверсивного накопителя б, а элемент И реверсивного накопителя 6 соединен входами с прямыми выходами разрядов счетчика с номерами, равными номерам единичных разрядов в двоичном представе-ленин числа о, где о=2 -К, и инверсными выходами остальньк разрядов счетчика, причем прямой выход элемента И является вторым выходом накопителя 6, а инверсный выход - его первым вькодом Элементы И 14 второй группы могутбыть установлены непосредственно навыходах каналов многоканального пре"образователя 2,Устройство функционирует следующим образом.В исходном состоянии многоканальный преобразователь 2 параллельногокода в последовательность импульсов,триггер 3, накопители 6 и блок 4 сбро"шены, На выходе триггера нулевой сигнал. На информационные входы 15 подан контролируемый код, причем навходы каналов от первого до р-го онподан в прямом виде, а на входы каналов от (р+1)-го до (2 р)-го - в инверсном виде либо в прямом, но инвертируется установкой инверторов навходах соответствующих каналов многоканального преобразователя 2 либовыполнением соответствующих входовпреобразователя 2 инверсным.80563 5 1 О 15 20 25 30 354055 При поступлении тактовых импульсов на тактовый вход многоканального преобразователя 2 с выхода генератора 1 тактовых импульсов преобразователь 2 преобразует количество единичных сигналов на информационных входах 15 от первого до р-го и количество нулевых сигналов на информационных входах 15 каналов от (р+1)-го до (2 р)-го в количество импульсов на соответствующих информационных выходах. Им" пульсы с выхода (2 р)-го канала многоканального преобразователя 2 поступают на вычитающий вход блока 4, а с выхода р-го канала - через элемент ИЛИ 5 насуммирующий вход блока 4. Если импульс поступает только на суммирующий или только на вычитающий вход блока 4, то к его содержимому прибавляется или от его содержимого вычитается соответственно единица. Импульсы с выхода х-го канала многоканального преобразователя 2 поступают на суммирующий вход реверсивного накопителя 6,1, а с выхода (р+)-го канала - на вычитающий счетный вход реверсивного накопителя 6. 1 через элемент ИЛИ 8.1. Если импульс поступает только на суммирующий вход реверсивного накопителя 6, то к его содержимому прибавляется единица, а если только на вычитающий вход, то от его содержимого вычитается единица. Если импульсы поступают одновременно с выходов д-го и (р+)-го или р-го и (2 р)-го каналов преобразователя 2, то состояние реверсивного на-. копителя 6,1 или блока 4 не изменяется благодаря элементам И 14.Работа продолжается таким образом до окончания преобразования входного кода многоканальным преобразователем 2, По окончании преобразования он самоблокируется и далее импульсов на своих информационных выходах не формирует. При этом он сигналом с выхода окончания работы переключает триггер 3, на выходе которого появляетсяединичный сигнал. Далее происходитпроцесс последовательного пересчета содержимого реверсивных накопителей 6 в блок 4,Пусть 6. наименьший номер реверсивного накопителя, в который записан ненулевой код, причем к 1 моменту окончания работы преобразователя 2 в калдый реверсивный накопитель 6. записан код числа единичных сигналовна паре групп информационных входов 15. и 15.(р+1) При этом единичным сигналом с первого выхода реверсивного накопителя б.х и единичньм сиг 5 налами со вторых выходов реверсивных накопителей 6.1 - 6.(-1) разрешается йрохождение тактовых импульсов через элемент И 7.3. и элемент ИЛИ 5 на суммирующий вход блока 4 и через элемент 1 О7. и элемент ИЛИ 8, на вычитаюЩий вход реверсивного накопителя 6.1, ри этом каждый раз к содержимому Рлока 4 прибавляется, а от содержимого реверсивного накопителя 6. вычитается единица. Работа продолжается таким образом до обнуления реверсивного накопителя 6.1, при этом на его первом выходе появляется нулевой сигнал, запрещающий дальнейшее прохожде О ние тактовых импульсов через элемент ,И 7.1, а на втором выходе - единичный, разрешающий прохождение тактовых импульсов через элементы И 7.(х+1) 7.(р). Далее аналогично осуществля ются обнуление реверсивных накопи, телей 6.(+1) - 6.(р) и пересчет их содержимого в блок 4. Если , Х;К, то работа устроистЗО)=ва продолжается до обнуления всех реверсивных накопителей 6, при этом на их вторых выходах появляются единичные сигналы, поступающие на входы35 элемента И 11, на выходе которого появляется единичный сигнал, проходящий через элемент ИЛИ 10 на выход 18 окончания контроля устройства, свидетельствующий об окончании цикла работы. Результат снимается с выхода 17 счетчика элемента И 12: еслий. Х =К то на выходе 17 единичныйф: Исигнал, а если , Х;( К, то нулевой.в 1:1ЕслиХ,К, то работа устройства продолжается до накопления в блоке или реверсивном накопителе 6 (после переключения триггера 3) К+1 импульса или более (если их накопление происходит до момента переключения триггера 3), при этом на выходе блока 4 или на третьем выходе соответствующего накопителя 6 появляется единич 55 ный сигнал, поступающий на вход элемента ИЛИ 9 и вызывающий единичный сигнал на его выходе, который поступает на инверсный вход элемента И 12,вызывая нулевой сигнал на выходе 17,и на вход элемента И 13. Если триггер3 переключился и на его выходе единичный сигнал то на обоих входахэлемента И 13 и его выходе появляетсяединичный сигнал, поступающий черезэлемент ИЛИ 10 на выход 18 окончанияконтроля устройства, Цикл работы устройства окончен. Результат работы(нулевой сигнал) снимается с выхода17 элемента И 12.Таким образом, предлагаемое уст. -ройство обладает более высоким быстродействием, чем известное,Формула изобретенияУстройство для контроля равновесного кода, содержащее многоканальный преобразователь параллельного кода в последовательности импульсов, информационные входы первого - 2 р-го каналов которого являются соответствующими информационными входами устройства, генератор тактовых импульсов, выход которого подключен к первым входам элементов И первой группы и тактовому входу многоканальчого преобразователя параллельного кода в последовательности импульсов, выход окончания работы которого соединен с входом триггера, выход которого подключен к вторым входам элемента И первой группы и первому входу первого элемента И, первый - (р)-й реверсивные накопители, первые выходы которых соединены с третьими входами одноименных элементов И первой группы, выходы которых подключены к соответствующим входам первого элемента ИЛИ, блок подсчета импульсов, информационные выходы которого соединены с прямыми входами второго элемента И, выход которого является первым выходом устройства, второй элемент ИЛИ, выход р-го канала многоканального преобразователя параллельного кода в последовательности импульсов подключен к р-му входу первого элемента ИЛИ, второй выход 1-го реверсивного накопителя (.=1, р) соединен с (.+1)-м входом первого элемента И и (х+3)-м входом (+1)-го - (р 1)-го элементов И первой группы, третьи выходы реверсивным накопителей подключены к соответствующим входам второго элемента ИЛИ, о т л и ч а ю - щ е е с я тем, что, с целью повьппе1 О 15805 б 3 ва. Составитель О.РевинскийТехред Л.Сердюкова Корректор И;Муска Редактор И.Горная Заказ 2023 Тираж 659 ПодписноеВЯИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д, 4/5 Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101 ния быстродействия, в устройство введены группа элементов ИЛИ, втораягруппа элементов И, третий элементИЛИ и третий элемент И, первый входкоторого подключен к выходу триггера,выходы 2 р-го и первого - (р)-гоканалов многоканального преобразователя параллельного кода в последовательности импульсов соединены соответственно с прямыми входами 2 р-го и,первого - (р)-го и инверсными входамир-го - (2 р)-го элементов И второйгруппы, выходы (р+1)-го - (2 р)-гоканалов многоканального преобразователя параллельного кода в последовательности импульсов соединены с первыми входами соответственно первого -(р)-го элементов ИЛИ группы, вторые входы которых подключены к выходам одноименных элементов И первойгруппы, выходы первого - (р)-гоэлементов ИЛИ группы и первого элемента ИЛИ подключены соответственнок инверсным входам первого - (р)-го 25и 2 р-го и прямым входам (р+1)-го(2 р)-го и р-го элементов И второйгруппы, выходы 1"го и (р+х)-го элементов И второй группы (1=1, р) соединены соответственно с первым ивторым счетными входами -го реверсивного накопителя, установочные входы которого являются 1-ми установоч-,ными входами устройства, выходы р-гои 2 р-го элемента И второй группыподключены соответственно и первомуи второму счетным входам блока подсчета импульсов, установочные входыкоторого являются р-ми установочнымивходами устройства, выход переполнения блока подсчета импульсов соединенс р-м входом второго элемента ЮП 1,выход которого подключен к инверсному входу второго элемента И и второмувходу третьего элемента И, выход которого и выход первого элемента Исоединены с первым и вторым входамитретьего элемента ИЛИ, выход которого является вторым выходом устройст