Устройство преобразования уровней на кмдп-транзисторах

(22) 04,04.88 (46) 23.07.90. Бюл (72) В,Ю.Ручин (53) 621,325.65(08 (56) Каталог фирмыПаа Аспц 1 вхй).оп Р Р 27"Нагтхойцс 1 з пеаг 1982,г СУДАРСТВЕННЫЙ КОМИТЕТО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМИ ГКНТ СССР с,Э б.Авторское свидетельство СССР У 1506543, кл. Н 03 К 1 9/094, 1988. (54) УСТРОЙСТВО ПРЕОБРАЗОВАНИЯ УРОВНЕЙ НА КМДП-ТРАНЗИСТОРАХ(57) Изобретение относится к импульснсй технике и может быть использовано в качестве входного устройства в интегральных микросхемах для формирования и преобразования уровней напряжений, в частности при согласовании ТТЛ-и КМДП-уровней сигналов. Цель изобретения - обеспечение защиты входа устройства при сохранении высокогобыстродействия достигается путем подключения входа устройства к истокамвходных транзисторов дополняющего тигпаи соответствующего изменения обратных связей устройства. При этом собственные р-и-переходы исток-подложкавходных транзисторов 9 и 17 в результате их включения между входом 25 устройства и шинами 23 и 24 опорных напряжений выполняют функции защитныхпороговых элементов при перенапряжениях на входе 25. Устройство не содержит специальных средств защиты навходе, которые могут приводить к снижению его быстродействия. Устройствопреобразования уровней на КМДП-транзисторах содержит девять транзисторовпервого типа 1-9 и девять транзисторов второго типа 10-18. 1 ил.Изобретение относится к импульсной технике и может быть использовано в качестне входного устройства в интегральных микросхемах для формирования и преобразования уровней напряжения, в частности при формировании сигналов КМДП-схем от входных сигналов ТТЛ уровней.Цель изобретения - обеспечение за 1 О щиты входа устройства от статических зарядов при сохранении высокого быстродействия.Цель достигается путем использования собственных р-и-переходов входных15 МДП-транзисторов дополнительного типа и изменений соответствующих связей между транзисторами. Указанные р-и- переходы, благодаря их подключению между входом устройства и шинами опор 20 ных напряжений, выполняют функции защитных пороговых элементов при перенапряжениях на входе устройства обеих полярностей. Вследствие этого устройство не требует специальных средств защиты затворов МДП-транзисторов на входе, что Может приводить к снижению быстродействия.На чертеже приведена принципиальная схема предлагаемого устройства.30Устройство преобразования уровнем .на МДП-транзисторах содержит 18 тран- зисторон 1-18, из которых транзисторы 1-9 первого (например,р) типа, а транзисторы 10-18 второго (дополнительного, п) типа. Затвор первого транзистора 1 соединен с затворами пятого 5, десятого 1 О и четырнадцатого 14 транзисторов и стоками третьего 3, четвертого 4, двенадцатого 12 и тринадцатого 13 транзисторов. Затвор второго транзистора 2 соединен с затворами четвертого 4, одиннадцатого 11, тринадцатого 13 транзисторов и со стоками седьмого 7 и шестнадцатого 16 транзисторов, Затвор третьего транзистора 3 соединен со стоком второго транзистора 2, затвор двенадцатого транзистора 12 - со стоком одиннадцатого транзистора 11. Затвор шестого транзистора 6 соединен с затвором пятнадцатого транзистора 15, со стоками пятого 5 и четырнадцатого 14 транзисторов и с выходом 19, Затворы седьмого 7 и шестнадцатого 16 транзисторон соединены и подключены к затворам восьмого 8 и восемнадцатого 18 транзисторов и стокам шестого 6 и пятнадцатого 15 транзисторов и к инверсному выходу 20. Затвор семнадцатого 17 транэисора соединен с затвором девятого 9 транзистора, Истокитранзисторов с первого 1 по седьмой 7подключены к первбй шине 2 питания.Истоки транзисторов с десятого 10 пошестнадцатый 16 подключены ко второйшине 22 питанияПодложка семнадцатого транзистора 17 подключена к первой шине 23опорного напряжения, подложка девятого транзистора 9 - ко второй шине 24опорного напряжения, Вход 25 устройства соединен с истоками семнадцатого 17и девятого 9 транзисторов, Сток семнадцатого транзистора 17 соединен состоками первого 1 и второго 2 транзисторов, сток девятого транзистора 9со стоками десятого 10 и одиннадцатого 11 транзисторов, сток восьмоготранзистора 8 - со стоком восемнадцатого транзистора 18 и с затворомсемнадцатого транзистора 17. Исток иподложка восемнадцатого транзистора 18соединены с первой шиной 23 опорногонапряжения, исток и подложка опорноговосьмого транзистора - со второй шиной24 опорного напряжения.Устройство работает следующим образом.На первую шину 23 опорного напряжения подается напряжение величинойне менее чем входное напряжение низкого уровня минус пороговое напряжение(по абсолютной величине) МДП-транзистора р в ти. На вторую шину 24 опорного напряжения подается напряжение величиной не более чем входное напряжение высокого уровня плюс пороговоенапряжение МДП-транзистора п-типа.Например, если источником входногосигнала, поданаемого на вход 25 устройства, служит ТТЛ-схема, указанныенапряжения на шинах 23 и 24 опорногонапряжения могут быть приняты равными 0 и 5 В, что соответстнует напряжениям питания ТТЛ-схемы,На шины питания 21 и 22 подаютсянапряжения, необходимые для работывысоковольтных МДП-схем, напримерплюс 15 и минус 15 В. В рассматриваемой схеме уровень напряжения на затворах транзисторов, совпадающий с напряжением на шине 21 питания, открынает транзисторы 10,11,13-16,18 и закрывает транзисторы 1-8. Уровень напряжения на затворах транзисторов,совпадающий с напряжением на шине 225 15805 питания, открывает транзисторы 1-8 и закрывает транзисторы 10-16,18. Транзистор 3 открывается уровнем напряжения, совпадающим с напряжением на шине 23 опорного напряжения, Транзис 5 тор 12 открывается уровнем напряжения, совпадающим с напряжением на шине 24 опорного напряжения, Транзистор 17 открыт, если на входе 25 сигнал, напряжение которого совпадает с напряжением на шине 23 опорного напряжения, а на затворе транзистора 17 напряжение, совпадающее с напряжением на шине 24 опорного напряжения. Транзистор 17 закрыт, если на входе 25 и на затворе транзистора 17 напряжения одинаковы и совпадают с напряжением на шине 23 или 24 опорного напряжения или если напряжение на входе 25 совпадает 2 О с напряжением на шине 24 опорного напряжения, а напряжение на затворе транзистора 17 совпадает с напряжением на шине 23 опорного напряжения. Транзистор 9 открыт, если напряжение на входе 25 совпадает с напряжением на шине 24 опорного напряжения, а напряжение на затворе транзистора 9 совпадает с напряжением на шине 23 опорного напряжения. Транзистор 9 закрыт, если напряжения на входе 25 и на затворе транзистора 9 одинаковы и совпадают с напряжением на шинах 23 и 24 опорного напряжения и если напряжениена входе 25 совпадает с напряжениемЗб на шине 23 опорного напряжения, а напряжение на затворе транзистора 9 совпадает с напряжением на шине 24 опорного напряжения.Транзисторы 1, 10, 4 и 13 имеют высокое сопротивление канала в открытом состоянии. Остальные транзисторы имеют низкое сопротивление канала в открытом состоянии.За исходное состояние примем состояние устройства, установившееся под воздействием уровня напряжения на входе 25, совпадающего с напряжением на шине 23 опорного напряжения. При этом напряжения в узлах следующие: в узле 26, образованном стоками транзисторов 1,2 и 17 и затвором транзистора 3, уровень напряжения совпадает с напряжением в первой шине 21 питания, в узле 27, образованном стоками транзисторов 9,10,11 и затвором транзистора 12, уровень напряжения совпадает с напряжением на второй шине 22 питания, в узле 28, образованном стоками тран 48 6зисторов 3,4,12,)3 н затворами транзисторов 5, 14 1 и 10, уровень напряжения совпадает с напряжением на первой шине питания 21, в узле 29, образованном стоками транзисторов 5 и 14, затворами транзисторов 6 и 5, выходом 19, уровень напряжения совпадает с напряжением на второй шине 22 питания, в узле 30, образованном стоками транзисторов 6 и 15, затворами транзисторов 7,16,8 и 8 и инверсным выходом 20, уровень напряжения совпадает с напряжением на первой шине 21 питания, в узле 31, образованном стоками транзисторов 7 и 16, затворами транзисторов 4,13, 2 и 11, уровень напряжения совпадает с напряжением на второй шине 22 питания, в узле 32, обоаэованном стоками транзисторов 8 и 18 и затворами транзисторов 17 и 9, уровень напряжения совпадает с напряжением на первой шине 23 опорного напряжения.При подаче на вход 25 уровня напряжения, совпадающего с напряжением на второй шине 24 опорного напряжения, транзистор 9 открывается. В узле 27 устанавливается напряжение, близкое к напряжению на входе 25. Этот уровень напряжения открывает транзистор 12. В узле 28 через открытый транзистор 12 устанавливается уровень напряжения, близкий к напряжению на второй шине 22 питания. Этот уровень напряжения открывает транзисторы 1 и 5 и закрывает транзисторы 10 и 14. В узле 27 напряжение становится равным напряжению сигнала на входе 25.В узле 29 устанавливается напряжение, совпадающее с напряжением на первой шине 21 питания. Это напряжение закрывает транзистор 6 и открывает транзистор 15, В узле 30 устанавливается напряжение, совпадающее с напряжением на второй шине 22 питания, Это напряжение открывает транзисторы 7 и 8 и закрывает транзисторы 6 и 18, В узле 31 устанавливается напряжение, совпадающее с нагряжением на первой шине 2) питания, что гривсдит к открыванию транзисторов 11 и 13 и закрыванию транзисторов 2 и 4. В узле 32 устанавливается напряжение, совпадающее с напряжением на второй шине 24 опорного напряжения, что приводит к закрыванию транзистора 9.После закрывания транзистора 9 и . последующего открывания транзистора 11юв узле 27 устанавливается исходное напряжение, совпадающее с напряжением на второй шине 22 питания. Это напряжение закрывает транзистор 12. Уро" вень напряжения, установившийся в уэ 5 ле 28, сохраняется благодаря открытому транзистору 13. Напряжение в, узле 26 от указанного воздействия не изменяется, совпадает с напряжением на 10 первой шине 21 питания и поддерживается на этом уровне после закрывания транзистора 2 открывшимся транзистором 1. Установившееся на затворе транзистора 17 напряжение, совпадающее с напряжением на второй шине 24 опорного напряженЬя, подготавливает устройство к следующему переключению по входному сигналу, совпадающему по уровню напряжения с напряжением на первой шине 23 опорного напряжения. Подача на вход 25 этого сигнала приводит к открыванию транзистора 17Через открытый транзистор 17 в уэ ле 26 устанавливается напряжение, близкое к напряжению входного сигнала, совпадающего с напряжением на первой шине 23 опорного напряжения. Открывается транзистор 3. В узле 28 устанавливается напряжение, близкое к напряжению на первой шине 21 питания. Закрывается транзистор 1, и в узле 26 устанавливается напряжение, совпадаюшее с напряжением входного сигнала, Далее переключение узлов происходит в той же последовательности, которая приведена для первого переключающего сигнала. В результате этих переключений на затворах транзисторов 17 и 9 40 устанавливается напряжение, совпадающее с напряжением на первой шине 23 опорного напряжения, Транзистор 17 закрывается, Транзистор 9 закрыт и подготовлен к следующему переключе-. 45 нио. На затворах транзисторов 2, 4, 10 и 13 устанавливается уровень напряжения, совпадающий с напряжениемна вто, рой шине 22 питания. Через открытый транзистор 2 в узле 26 устанавли у . 50 вается напряженне, совпадающее с напря жением на первой шине 21 питания. Транзистор.3 закрывается. Уровень напряжения в узле 28 сохраняется открытым транзистором 4, Уровень напряже-; ния в узле 27 от указанного второго55 входного воздействия не изменяется, совпадает с напряжением на второй шине 22 питания и поддерживается на этом уровне после закрйвания транзистора 11 открывшимся транзистором 1 О,11 олученное состояние устройства соответствует принятому за исходное вначале рассмотрения процессов.Благодаря тому, что вход 25 устройства соединен с токовыми электродамитранзисторов 9 и 17, подложки которыхподключены к источнику опорных напряжений, а не с затворами МДП-транзисторов, как обычно, в том числе в известном устройстве, в предлагаемом устройстве дополнительно обеспечиваетсяэлектростатическая защита входа устройства от перенапряжений обеих полярностей. При этом Функции защитных пороговых элементов выполняют р-и-переходысамих входных транзисторов 9 и 17, поэтому предлагаемое устройство не тре-бует дополнительных средств защиты,выполняемых на диодно-реэистивныхэлементах, введение которых может снижать быстродействие устройства,Схема устройства позволяет использовать его при работе на большую емкостную нагрузку (сотни пикофарад).Формула изобретенияУстройство преобразования уровней на КМДП-транзисторах, содержащее восемнадцать транзисторов, из которых первые девять - первого типа, а остальные - второго типа проводимости, истоки и подложки транзисторов с первого по седьмой подключены к первой шине питания, а истоки и подложки транзисторов с десятого дс шестнадцатый - к второй шине питания, стоки первого и второго; затвор третьего и сток семнадцатого транзисторов объединены, стоки десятого, одиннадцатого, затвор двенадцатого и сток девятого транзисторов также объединены, стоки третьего, четвертого, двенадцатого и тринадцатого, затворы первого и десятого транзисторов подключены к объединенным затворам пятого и четырнадцато-. го транзисторов, стоки которых соединены с объединенными затворами шестого и пятнадцатого транзисторов и подключены к выходу устройства, стоки шестого и пятнадцатого объединены и подключены к инверсному выходу устройства и к затворам седьмого и шестнадцатого транзисторов, стоки которых объединены, исток и подложка восемнадцатого и подложка семнадцатого тран10 580548 Составитель В.ЛементуевТехред Л,Сердюкова Корректор О.Ципле Редактор И.Горная Заказ 2022 Тираж 662 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,10 зисторов подключены к первой шине опорного напряжения, а исток и подложка восьмого и подложка девятого транзисторов подключены к второй шине опорного напряжения, затворы девятого,5 семнадцатого, а также восьмого и восемнадцатого, второго и одиннадцатого транзисторов попарно объединены, о т - л и ч а ю щ е е с я тем, что, с целью обеспечения защиты входа устройства от статических зарядов при сохранении высокого быстродействия, истокидевятого и семнадцатого транзисторовобъединены и подключены к входу устройства,.а затворы тех же транзисторов подключены к объединенным стокамвосьмого и восемнадцатого транзисторов,затворы которых соединены с инверсным выходом, а затвор второго и стокседьмого транзисторов объединены.