Синтезатор частот

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК 3 1. 7/18Л 398с;.т АНИЕ ИЗОБРЕТЕНИЯ ВТОРСНОМУ С ТЕЛЬСТ ходно и 3 7 коремен ГОСУДАРСТВЕННЫЙ НОМИТЕТИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ УНТ СССР(56) Тиббс, Темпл. Анализатор спекра на базе синтезатора частоты сконтуром ФАПЧ. - Электроника, 19781 Г" 9, с. 23-33.Авторское свидетельство СССРН 1312732, кл, Н 03 1. 7/18,12.12.85,(54) СИНТЕЗАТОР ЧАСТОТ(57) Изобретение относится к радиотехнике. Цель изобретения - расшире,801555 2 она формируемых частот испектральной чистоты выходний. Синтезатор частотмпульсно-фазовый детектор2 нижних частот, управляетор 3, делитель 4 частотыпеременным коэФФициентомель достигается введениемтервалов времени, ключа 6,ррекции и ЦАП 8, с помощьюуществляется изменениеочных составляющих в спектго сигнала. Синтезатор поф-лы отличается выполнениемррекции и блока 5 интерваи, 2 з.п. Ф-лы, 4 ил. ние диапазповышениеных колебасодержит и1, Фильтрмый генерас дробнымделения. Цблока 5 инблока 7 кокоторых осуровня побре выпп. 2блокаИзобретение относится к радиотехнике и может быть использовано в радиоприемниках и радиопередающих устройствах и в измерительной технике,Целью изобретения является расширение диапазона Формируемых частот и повышения спектральной чистоты.На фиг, 1 представлена структурная . электрическая схема синтезатора час" 1 О тот; на фиг. 2 - блок интервалов вре" мени на фиг. 3 - блок коррекции; на фиг. 4 - временные диаграммы работы импульсно-фазового детектора.Синтезатор частот содержит им пульсно-фазовый детектор (ИФД) 1 фильтр 2 нижних частот, управляемый генератор 3, делитель 4 частоты с дробным переменным коэффициентом деления (ДДПКД), блок 5 интервалов 20 времени, ключ 6, блок 7 коррекции, цифроаналоговый преобразователь (ЦАП) 8, При этом ДДПКД 4 состоит из блока 9 исключения импульса, делителя 1 О частоты, сумматора 11 кодов и регист ра 12 памяти. ИФД 1 содержит первый ключ 13, источник 14 тока, зарядный конденсатор 15, первый повторитель16, второй ключ 17, запоминающийконденсатор 18, второй повторитель19. Блок интервалов времени содержит умножитель 20 частоты, первый счетный триггер 21, второй счетный триггер 22, Р-триггер 23. Блок коррекции содержит блок 24 памяти, ЦАП 25.35Синтезатор частот работает следующим образом.В установившемся режиме на первом управляющем входе ДДПКД 4 присутствует Б-Разрядный код, где 3 = 1 оБМ - 40 число разрядов сумматора 11, регистра 12, ЦАП 8; И - информационнаяемкость первого управляющего входа синтезатора частот.Числовое значение кода равно Х- дробной части сдвига частоты управляемого генератора 3. На втором управляющем входе ДДПКД 4 присутствует Н-разрядный код коэффициента деле-. ния делителя 10, причем Н = 1 од 2, где 2 - максимальный коэффициент деления делителя 1.0. Числовое значение кода на втором управляющем входе ДДПКД 4 равно Я. На фиг. 4 а показаны импульсы на входе опорной частоты ИФД 1, на фиг. 4 б показаны импульсы55 на выходе делителя 10, на Фиг. 4 в напряжение на зарядном конденсаторе 15. При этом сплошной линией (фиг. 4 в) показано суммарное напряжение Йа зарядном конденсаторе 15, создаваемое ЦАП 8 и источником 14 тока, штриховой линией - напряжение на зарядном конденсаторе 15,создаваемое ЦАП 8, штрихпунктирной линией напряжение на зарядном конденсаторе 15 от источ" ника 14 тока. Таким образом, токи от источника 14 тока и ЦАП 8 имеют противоположную полярность. Сплошными горизонтальными линиями (фиг. 4 в) показано напряжение на запоминающем конденсаторе 18.Блок 5 интервалов формирует навыходе импульс длительностью Тс, разность ДТ между периодом опорного сигнала То и периодом сигнала на выходе ДДПКД 4 (ИТ)1 с. ХМ/2 (1)ДТ = Т - ИТДТ = (И+1)Т - То 1 М/2 с Х с М, (2)учитывая, что МТ,= (МН+Х)Т,получают ДТ = 1 , 1 с ХМ/2; (4) ХТ 11 М+Х 4(М-Х)ТДТ = ---у М/2 с ХМ. (5)ММ+ ХРазность периодов сигналов на входе ИФД 1 не постоянна и зависит от коэффициента деления делителя 10 и цислового значения кода Х на первом входе управления при фиксированной емкости И ЦАП 8 и других элементов.Приращение напряжения Д 11 за циклза счет тока Т источника 14 тока равно1 ЬТ С где С - емкость зарядного конденсатора 15.Приращение напряжения дУ за счет тока ЦАП 8 равноД 1" Тс С где Т - длительность импульса на высходе блока 5 интервала, на которую отпирается ключ 6;Д 1 - шаг квантования ЦАП 8.1Учитывая, цто напряжение 615 и Д 0должны компенсировать друг друга,получают1555862 би разряжает через него зарядный конденсатор 15. По спаду этого импульса 1 ЬТД 1 г1 с/Х И где Е - напряжение на входе опорноЦго напряжения ЦАП 8 с выхода блока 7 коррекции;К - сопротивление реэисторнойматрицы К - 2 К в составеЦАП 8,Иэ (7) и (8) с учетом того, что Т = КТ , где К - коэФфициент умножения умножителя 20, и, задавая ток источника 1 М тока 1 = Е /К, где Ес напряжение на шине опорного напряжения в источнике 1 М тока, получают 1Е =МЕ К (9)Х 1 М + ХТаким образом, для полной компенсации напряжения на зарядном конденсаторе 15 ИФД 1 необходимо напряжение на выходе блока 7 коррекции изменять в соответствии с (9).Это можно сделать при выполнении блока 7 коррекции в виде блока 21 памяти и ЦАП 25. В блоке 21 памяти, в котором значениям Х и М на первом и втором входах ставится в соответМ Кствие значения ---- на выходе,М 1+ Х а ЦАП 25 с числом разрядов Р, определяемых допустимым уровнем подобных .составляющих в спектре выходного сигнала управляемого генератора 3. В некоторых случаях напряжение на входе опорного напряжения ЦАП 25 может быть кратно. Е.Пусть перед приходом импульса на вход ИФД 1 с выхода делителя 10 текущее значение общего опережения сигналом управляемого генератора 3 частоты его выходного сигнала по Фазе на выходе регистра 12 равно Т. Выходной ток ЦАП 8 соответствует этому значению У.Цикл начинается при появлении импульса на выходе делителя 10, кото" рый открывает первый ключ 13 ИФД 1 блока 7 коррекции, который корректи" руют в соответствии с Формулой (9) 50 напряжение на входе опорного напряжения ЦАП 8, что приводит к изменению уровня побочных составляющих в спектре выходного сигнала, Диапазон перестройки (количество частот) опре деляется разрядностью ЦАП 8 и делителя 10.Использование ИФД 1 типа выборказапоминание также существенно умен ьщает уровень побочных составляющих. и с учетом (1) и (5) получаютт(МИ+Х) Т где Х равен либо Х при 1 с. Х М/2,либо М-Х при М/2Хс М,Полный ток ЦАП 8 1 равен на выходе регистра 12 появляетсячисло, равное сумме чисел на первом 5и втором входах сумматора 11, т,е.Х + У. Первый ключ 13 запирается иначинается разряд зарядного конденсатора 15 током источника 1 ч тока.На инверсном выходе П-триггера23 блока 5 интервалов устанавливается логическая "1", разрешая работупервого и второго счетных триггеров21 и 22. На выходе первого сцетнсготриггера 21 формируется из опорнойчастоты, умноженной умножителем 20в К раз, сигнал длительностью Тс= Тс/К, после чего первый 21 и второй 22 счетные триггеры и 0-триггер .20 23 обнуляются. На время Т, открывается ключ 6, корректируя напряжение на зарядном конденсаторе 15, который продолжает заряжаться до появления импульса на входе опорной частоты25 ИФД 1. За время этого короткого импульса происходит перезапись напряжения на зарядном конденсаторе 15 через первый повторитель 16 и второйключ 17 на запоминающий конденсатор 0 18 и далее через второй повторитель19 и Фильтр 2 это напряжение поступает на вход управления управляемогогенератора 3. Кроме того, по спадуэтого импульса на выходе ЦАП 8 устанавливается ток, соответствующий З 5 значению Х + У. Затем циклы повторяются, пока значения Х + У не превышают М и на выходе переполнения сумматора 11 появляется сигнал,40 В этот момент времени блок 9 исключения импульса ДДПКД 4 вырезает один импульс из последовательности импульсов с выхода, управляемого генератора 3. Любые изменения значения 45 дробной цасти сдвига частоты управляемого генератора 3, т.е. изменения862 Формула 71555Блок 5 интервалов может быть такжевыполнен в виде одновибратора, в этомслучае отсутствует первый вход и егосвязь с входом опорной частоты.5 изобретения 1. Синтезатор частот, содержащий последовательно соединенные импульсно-фазовый детектор, Фильтр нижних частот, управляемый генератор и делитель частоты с дробным переменным коэффициентом деления, при этом первый вход импульсно-Фазового де 15 тектора является входом опорной частоты синтезатора частот, а первый управляющий вход делителя частоты с дробным переменным коэффициентом деления является первым управ-, ляющим входом синтезатора частот, о т л и ч а.ю щ и й с я тем, что, с целью расширения диапазона Формируемых частот и повышения спектральной чистоты выходных колебаний, вве" 2 дены блок интервалов времени, последовательно соединенные блок коррекции, цифроаналоговый преобразова" тель и ключ, первый и второй выходы и второй вход которого соответственно подключены к дополнительному входу30 импульсно-Фазового детектора, общей шине синтезатора частот и к выходу блока интервалов времени, первый вход которого объединен с входом синхронизации циФроаналогового пре" З образователя и подключен к первому входу импульсно"фаззого детектора, второй вход которого объединен с вторым входом блока интервалов времени 1 ю и соединен с выходом делителя частоты с дробным переменным коэффициентом деления, информационный выход которого подключен к информационному. входу цифроаналогового преобразователя, первый вход блока коррекции соединен с первым управляющим входом делителя частоты с дробным переменным коэффициентом деления, второй управ" ляющий вход которого объединен с вторым входом блока коррекции и является вторым управляющим входом синтезатора частот.2. Синтезатор по и. 1, о т л ич а ю щ и й с я тем, что блок коррекции содержит последовательно соединенные блок памяти и цифроаналоговый преобразователь, выход которого является выходом блока коррек-, ции, первый и второй входы блока памяти являются соответственно первым и вторым входами блока коррекции.3. Синтезатор по и. 1, о т л ич а ю щ и й с я тем, что блок интервалов времени содержит последовательно соединенные умножитель частоты, первый счетный триггер, второй счет" ный триггер и 0-триггер, вход обнуле" ния первого счетного триггера объединены с входом обнуления второго счетного триггера и подключен к инверсному выходу 0-триггера, 0-вход которого соединен с общей шиной синтезатора частот, при этом вход умно- жителя частоты, вход синхронизации 0-триггера и выход первого счетного триггера являются соответственно первым и вторым входами и выходом блока интервалов времени.. Корректор О,Цип Заказ 563 Тираж 653ВНИИПИ Государственного комитета по изобретениям и113035, Москва, 3-35, Раушская наб., д роизвадственно-издательский комбинат "Патент", г, Ужгород, ул. Гагарина,10 Составитель й. Редактор М.Бланар Техред М.дидыкПодписное открытиям при ГКНТ СС